JPS62206861A - セラミツクス多層回路板及び半導体実装構造 - Google Patents

セラミツクス多層回路板及び半導体実装構造

Info

Publication number
JPS62206861A
JPS62206861A JP61048377A JP4837786A JPS62206861A JP S62206861 A JPS62206861 A JP S62206861A JP 61048377 A JP61048377 A JP 61048377A JP 4837786 A JP4837786 A JP 4837786A JP S62206861 A JPS62206861 A JP S62206861A
Authority
JP
Japan
Prior art keywords
circuit board
ceramic
layers
dielectric constant
ceramics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61048377A
Other languages
English (en)
Inventor
Koichi Shinohara
浩一 篠原
Nobuyuki Ushifusa
信之 牛房
Kousei Nagayama
永山　更成
Satoru Ogiwara
荻原　覚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61048377A priority Critical patent/JPS62206861A/ja
Publication of JPS62206861A publication Critical patent/JPS62206861A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、新規なセラミックス多層配線基板と。
それを用いた半導体装構造に係り、特に電気信号の入出
力のためのピンを取り付けたり半導体部品を取り付けて
機能モジュールを構成するのに好適なセラミックス多層
回路基板と半導体装構造に関する。
〔従来の技術〕
大型電子計算機の演算速度の高速化には、　ＬＳＩチッ
プと実装系での信号伝播速度の高速化が必要である。実
装系での信号伝播速度の高速化を達成させるには、導体
配線に隣接した絶縁体の誘電率をできるだけ小さくする
ことが要求される。従来よりセラミックス絶縁材料とし
ては、一般にアルミナが使用されている。
しかしアルミナの比誘電率は９．５　と大きく、信号伝
播速度の高速化には不満足であった。そこでさらに低誘
電率の基板として、近年特公昭５９−２２３９９　　ｒ
多層セラミック基板」に記載されているような低温焼結
基板材料や、特開昭５９−１１７００「セラミック多層
配線回路板」に記載されているようなシリカをガラスで
結合した低誘電率・低温焼結材料が知られている。
しかし、これらの回路板材料は、内部にできるだけ気孔
を含まないように緻密に焼結させたものであり、演算速
度の高速化に大きな影響を及ぼす比誘電率は、４．５程
度が限界であった。
また従来より、断熱・保温性、基板の軽量化。
防音などの目的で例えば特開昭５７−８９２１２　　ｒ
複合セラミック電子材料」、特開昭５９−８３９８５　
　ｒ発泡セラミック板の製造方法」に記載されているよ
うにセラミックス内部に気孔を含んだ基板が知られてい
る。
また、セラミックス内部に気孔を含ませ低誘電率化させ
るために例えば特開昭５９−１１１３４５　ｒ低誘電率
回路基板」に記載されているような基板が得られている
。
しかしこのように内部に気孔を含んだ基板を実際適用し
ようとする場合に問題になる基板のそり。
変形などが問題である。
〔発明が解決しようとする問題点〕
セラミックス多層回路基板において絶縁材料のｍ電率は
、信号伝播速度の高速化に対してできるだけ小さいもの
が要求されている。
特開昭５９−１１１３４５　ｒ低誘電率回路基板」に記
載されているようにセラミックス中に中空球状のセラミ
ックを分散させた低誘電率材料は気孔を含むため材料強
度が緻密な焼結体に比べ小さいという問題がある。
そこでこの材料を基板として使用するとあまり板厚が薄
いものでは１通常の使用に耐えつる基板としては使用で
きない、また一層だけで焼結させたものは、基板のそり
、変形が大きいなどの問題があった。
本発明の目的は、低誘電率でかつ基板のそり。
変形が小さい高品質のセラミックス多層回路基板を提供
することにある。
〔問題点を解決するための手段〕
本発明は、セラミックスのマトリックス中に中空堺状の
セラミックスが分散された絶縁体と導体配線層が交互に
積層されたセラミックス多層回路基板において絶縁層の
積層数を好ましくは５層以上とし、絶縁層の曲げ強さが
５　ｋｇ　／　ａｓ　”以上及び比誘電率が５以下であ
る低誘電率セラミックス多層回路基板にある。
回路板の作製法としては、回路の形成のしやすさ、取り
扱いの容易さなどからグリーンシートとし、これを焼成
する方法が好ましい。
グリーンシートは、原料粉末と樹脂、溶剤等をかくはん
したスラリーを脱気したの゛ち、グリーンシート作製機
により作製される。この方法においては、粘度及びドタ
ターブレードの間隙等の調整によってグリーンシートの
厚さを変えることが可能である力ｊ、割れ等のないシー
トを作るためにシートの厚さは０．１〜１．０ｍが好ま
しい。さらに焼成した後は、シートのＨさは０．０７〜
０．７Ｉ程度に約３０％収縮する。
原料としてセラミックス粉と中空球状のセラミックスを
使用したグリーンシートから基板を作製する場合、内部
に気孔を含み材料強度が小さいため一層ではＬＳＩチッ
プ等の支持体として適用できない。また比較的シートの
厚さが厚いシートを作製して基板を作製したが、焼成し
てみるとそり。
変形が大きくなり信頼性のある基板を作ることができな
かった。
そこで、いろいろと検討した結果、基板のそり。
変形等は、グリーンシートの積層数を増やすにつれて低
減できることがわかった。積層数を増やすことによって
そり、変形等が小さくなる理由は。
一層だけの場合、グリーンシートの内部では、スラリー
から乾燥するまでの間に、中空球状のセラミックスは上
面に、セラミックスは下面に分離してしまうため密度差
が生じ、焼成時に焼成収縮率等がシートの上面と下面で
は変わってしまうためと考えられる。積層数を増やすこ
とによってそり。
変形が低減できるのは、一層一層は不均一でも全体とし
て密度が平均化されるためそり、変形の少ないものが得
られる。
また多層化をすることによって、一層の上に回路を形成
した基板より高密度の配線がなされた多層回路基板とす
ることができる。
そして、多層配線とした場合には、焼成収縮率の均質化
及び信号配線間のクロストークの影響を少なくするため
にＸ信号配線層、Ｙ信号配線層。
Ｘ配線層、Ｙ配線層をはさんでＧ層が形成される必要が
あり、この点から絶縁層の層数は５層以上が好ましい。
中空球状のセラミックス粉末は中空のシリカ微小球が好
ましく、できるだけ誘電率を下げるため、低誘電率のシ
リカを主成分としたものが良い、特に、シリカがよい、
中空球状粉末の平均粒径は　　。
１００μｍ以下、グリーンシートの単位厚さより小さく
、特に厚さの半分以下が好ましい。中空球状のセラミッ
クス粉末の粒径を１００μｍ以下とすることにより、内
部配線が非常に高集積化され、スルーホールを形成した
時に二つのスルーホールの間で短絡や断線の危険がある
ためである。
焼結した後の複合材内部の気孔率が５〜５０％とするこ
とが好ましい、５％未満であると誘電率を下げる効果が
あまりなく、５０％を越えると材料強度が基板に適さな
くなるので好ましくない。
回路を形成しないときのグリーンシート多層化した焼結
体の室温曲げ強度は５　ｋｇ　ｆ　／　ｍ”以上が好ま
しい。
配線用導体として銅、金、銀及びそれらの合金が好まし
い、これらの金属は、電気抵抗が小さいために、信号伝
播速度の高速化及び配線の高密度化が可能である。
セラミックス粉末は、１ｏｏｏ℃以下で焼結可能な結晶
化ガラスが好ましい、銅、金、銀などの融点が１０００
℃付近であるため導体金属の融点以下で焼結させる必要
があり、高強度である結晶化ガラスで中空球状のセラミ
ックスを焼結することによりできるだけ基板の強度を高
めることができる。
焼結体内部に気孔を含ませる方法として、セラミックス
で中空球状のセラミックスを結合する方法の他にセラミ
ックス粉末と発泡剤をいっしょに混ぜ、焼成中に発泡さ
せて気孔を含むセラミックスを作る方法があるが、この
方法は、均一で微細な気孔をセラミックス中に多数分散
させるのは困難である。
また、焼結過程の途中で取り出したポーラスな焼結体を
粉砕した粉末を利用する方法も考えられるが、このよう
な焼結体は、開気孔となっている場合が多く、多層板の
作製作程で水分、薬品、樹脂等が内部まで浸透し、焼成
時、樹脂が飛散せずに残存することになり好ましくない
。また、この原料を焼結した焼結体も開気孔が残りやす
く水分や薬品が浸透しやすく好ましくない。
一方、セラミックスと中空球状のセラミックスからなる
複合材は、気孔がセラミックスで封止された中空球体を
使用するため、スラリを作製する時など、内部に水分、
薬品、樹脂等が浸透することなく、焼成後の焼結体も開
気孔となっている。
なお、本発明では、グリーンシートの各層に回路が印刷
されているが、グリーンシートを積層することにより、
そり、変形が少ないものが得られるため回路が印刷され
ていないシートを積層し焼結させたものでも基板として
適用可能である。
本発明は、回路基板上に半導体素子が搭載されてなるも
のにおいて、前記回路基板はセラミックスのマトリック
ス中に中空のセラミックス粒が分散した絶縁体層と導体
配線層とが交互に各々複数層積層されていることを特徴
とする半導体装構造にある。
回路基板は、比誘電率が５以下及び曲げ強度が５ｋｇ／
ａｍ”以上であるセラミックスによって構成される。
前記回路基板は樹脂層によって保護するのが好ましい。
更に１本発明は回路基板上に半導体素子が載置している
ものにおいて、前記回路基板はセラミックスのマトリッ
クス中に中空のセラミックス粒が分散した絶縁体層と導
体配線層とが交互に各々複数層積層された複合板からな
り、且つ複合板の少なくとも半導体素子を搭載する面側
に中空のセラミックス粒を含有しないセラミックス又は
合成樹脂層が一体形成されていることを特徴とする半導
体装構造にある。
〔作用〕
微細な中空球状のセラミックスをセラミックスで結合し
た基板材料を多層化することで、内部に微細かつ均一に
分散された気孔を多く含ませることができ、かつ比誘電
率が３〜５のセラミックス多層回路板材料が得られる。
また中空球状のセラミックスをを原料として使用してい
るため、気孔は閉気孔になっており水分が内部まで浸透
することはない、また多層化を行っているため、基板全
体の密度が平均化されそり、変形が少ない高密度の配線
がなされた基板とすることができる。さらに気孔を多く
含むため、誘電損失などの電気的特性も向上されている
。
〔実施例〕
実施例１ 原料粉末として使用するガラス粉末の組成としては、以
下のものを使用した。酸化物に換算して重量でＬｉｚ０
５〜２０％、５ｉＯｚ６０〜９０％に、ＬｉｚＯ以外の
アルカリ金属酸化物１〜５％ｅ　Ａ　Ｑ　ｇｏ　ｓ　１
〜１０％、アルカリ土類金属酸化物１〜５％及びＢ＊Ｏ
ｓＯ〜３０％を１種以上含むものを基本組成とし、総量
１００％となるように選んだ組成である。
セラミックス多層回路基板の製造方法は、まずグリーン
シートを作るためのスラリーを作る。スラリーの製造方
法は、上記の組成である平均粒径１μｍのガラス粉と平
均粒径３０μｍの中空のシリカ微小球を３：２の混合比
で配合し、この粉末に重合度４０００のポリビニルブチ
ラール１２．５部、トリクロルエチレン１５５部、テト
ラクロルエチレン４０部、ｎブチルアルコール５５部を
加えボールミルで２４時時間式混合しスラリーを作った
６次に真空脱気処理により適当な粘度に調節した。
なお、使用した中空のシリカ微小球を結合するために用
いたガラスは、初めは非晶質の状態であるが熱処理をす
ると結晶が析出する結晶化ガラスである。
次にこのスラリーをドクターブレードを用いてシリコン
コートしたポリエステルフィルム支持体上に０．２■厚
さに塗布し、その後乾燥して多層回路板材料のグリーン
シートを作製した。
次にこのグリーンシートを５０簡角に切断し、３０ｐａ
積層したのた熱間プレスにより圧着した。
圧着条件は、温度１２０℃、圧力は２０ｋｇｆ／＋ａｍ
”である。
圧着後、樹脂抜きのため１００℃／ｈ以下の昇温速度で
昇温し、５００℃Ｘ３ｈの脱脂を行った後、２００℃／
ｈの昇温速度で昇温し、９００〜１０００℃で焼成を行
った。雰囲気は大気中である。
この焼成後の絶縁材料の比誘電率は３．７〜４．５１曲
げ強さは１０〜１６ｋｇｆ　／ｍ”である。
上記で作製したグリーンシートにパンチで直径１００μ
ｍの穴をあけ、金ペーストを埋め込み、さらに金ペース
トで印刷により、Ｘ信号層、Ｙ信分層、Ｇ層及び表面パ
ターンを形成した。その後、積層、圧着をして積層板を
作製した。その後、樹脂抜きのため１００℃／ｈ以下の
昇温速度で昇温し５００℃Ｘ３ｈの脱脂を行った後、２
００℃／ｈの昇温速度で昇温し、９００〜１０００℃で
焼成を行った。雰囲気は大気中である。メタライズした
Ａｕ配線のまわりには、クラック及びはがれ等は認めら
れなかった。
焼成品にピン７及びＬＳＩチップ１を装着をした。焼成
品のピン付した部分の周辺には、クラック等は認められ
なかった。また基板にそり、変形などは認められなかっ
た。絶縁材料の比誘電率は。
約４でありアルミナ基板に比べ３５％はど信号伝播速度
の向上が認められた。第１図に作製したセラミックス多
層回路板の断面図とＬＳＩチップを搭載した半導体装置
の実装構造の断面図である。
ＬＳＩチップ１は本発明のセラミックス多層回路板には
んだ２によって接合され、回路板は０層３、Ｘ信号層４
．Ｙ信号層５及び配線導体６が形成されている。
実施例２ 実施例１で使用したガラス粉と平均粒径が３０〜６０μ
ｍである数種類の中空のシリカ微小球を３：２の混合比
で配合し、実施例１と同様にしてグリーンシートを作製
し、積層して９００〜１０００℃で焼成した。雰囲気は
大気中である。
第２図に焼結体内部に含まれる気孔率と比？ｌ１ｉｌ！
！率及び曲げ強さの関係を示す、比誘電率の測定周波数
はＩ　Ｍ　Ｈｚである１図に示す如く、気孔率５％未満
では比誘電率が５を越え、また５０％以上では６　ｋｇ
　ｆ　／　ｒｒｍ”以下となる。気孔率２０％以上では
比誘電率が４．３以下で、４０％以下では９ｋｇ　ｆ　
／　ｒｒｍ”以上の曲げ強さが得られる。
実施例３ 実施例１で使用したガラス粉と平均粒径１μｍのシリカ
を３＝２の混合比で配合し、この粉末に重合度４０００
のポリビニルブチラール５．９部。
トリクロルエチレン１２４ｆ１５．テトラクロルエチレ
ン３２部、ｎブチルアルコール４４部を加えボールミル
で２４ｈ湿式混合しスラリーを作る。さらに真空脱気処
理により適当な粘度に調節する。
次にこのスラリーをドクターブレードを用いてシリコン
コートしたポリエステルフィルム支持体上に０．２ｍ厚
さに塗布し、その後乾燥して多層回路板材料のグリーン
シートを作製する。
次にこのグリーンシートにパンチで直径１００μｍの穴
をあけ、金ペーストを埋め込み、さらに金ペーストで導
体配線をし５０１１ＩＩ角に切断したグリーンシートを
用意する。このシートをＡとする。
さらに、実施例１で作製した平均粒径３０μｍの中空の
シリカ微小球を用いたグリーンシートにパンチで直径１
００μｍの穴をあけ、金ペーストを埋め込み、さらに金
ペーストで導体配線をし５０閣角に切断したグリーンシ
ートを用意する。
このシートをＢとする。
次にＢのシートを２４層、その両面に３層ずっＡのシー
トを積層して表面層とし圧着をして積層板を作製した。
その後、ＪＩ！Ｉ脂抜きのため１００℃／ｈ以下の昇温
速度で昇温し、５００℃Ｘ３ｈの脱脂を行った後、２０
０℃／ｈの昇温速度で昇温し、９００〜１０００℃Ｘｌ
ｈで焼成を行った。
雰囲気は大気中である。
メタライズしたＡｕ配線のまわりには、クラック及びは
がれ等は認められなかった。またシートのはがれ及び基
板のそり変形は認められなかった。
第３図に作製したセラミックス多層回路基板の断面図と
ＬＳＩチップを搭載した実装構造の断面図を示す。
図に示すように焼成品にピン７及びＬＳＩチップ１を装
着したものである。焼成品のピン付した部分の周辺には
、クラック等は認められなかった。
また主に電気信号が伝播する中空のシリカ微小球を使用
し中間層の部分は、比誘電率が約４と小さいため、アル
ミナ基板に比べ３５％はど信号伝播速度の向上が認めら
れた。
実施例４ 酸化物に換算して、Ｍｇ０１５〜２５％。
ＡＪｚＯａ１５〜２５％、５ｉＯｚ　５０〜６５％を基
本組成とし、核形成剤としてＶｚＯａｌ、０％添加し総
量１００％となるように選んだ組成である平均粒径１μ
ｍのガラス粉と平均粒径３０μｍである中空のシリカ微
小球を３：２の混合比で配合し、この粉末に重合度４０
００のポリビニルブチラール１２．５部、トリクロルエ
チレン１５５部。
テトラクロルエチレン４０部、ｎブチルアルコール５５
部を加えボールミルで２４時時間式混合しスラリーを作
る０次に真空脱気処理により適当な粘度に調節する。
次に実施例１と同様にして積層体を作製し。
９５０〜１０００℃で焼成を行った。雰囲気は大気中で
ある０本焼成品の絶縁材料の比誘電率は、４．０〜４．
５であり曲げ強さは１２〜１６ｋｇｆ／■２である。
次に実施例１と同様に上述のグリーンシートに穴をあけ
、金ペーストを埋め込み、金ペーストで導体配線をし積
層、圧着をして積層板を作製した。
さらに、９５０〜１０００℃で焼成をした。
メタライズした金配線のまわりには、クラック及びはが
れ等は認められなかった。また基板にそり、変形は認め
られなかった。
さらに焼成品にピン付及びチップ装着をした。
焼成品のピン付した部分の周辺には、クラック等は認め
られなかった。
実施例５ 酸化物に換算して、ＢｚＯｓｌＯ〜５０％。
５ｉｏ２４０〜８０％の他４ＣＡＱｚＯａ０．５〜２０
％、アルカリ金属酸化物０．５〜５％、アルカリ土類金
属酸化物０〜２０％を少なくとも１種以上含むものを基
本組成とし、総−１１００％となるように選んだ組成で
ある平均粒径１μｍのガラス粉と平均粒径３ｏμｍであ
る中空のシリカ微小球を４：１の混合比で配合し、実施
例１と同様にして積層体を作製し、９００〜９５０℃で
焼成を行った。雰囲気は大気中である。本焼成品の比誘
電率は、３．５−４である０次に実施例１と同様にグリ
ーンシートに穴をあけ、金ペーストを埋め込み、金ペー
ストで導体配線をし、積層、圧着をして積層板を作製し
た。さらに９００〜９５０℃で焼成した。基板にそり、
変形は認められなかった。メタライズした金配線のまわ
りには、タラツク及びはがれ等は認められなかった。
実施例６ 酸化物に換算して、ＢｚＯａｌＯ〜５０％。
５ｉＯｚ４０〜８０％の他にＡｆｌｘＯｓｏ、５〜２０
％、アルカリ金属酸化物０．５〜５％、アルカリ土類金
属酸化物０〜２０％を少なくとも１種以上含むものを基
本組成とし、総量１００％となるように選んだ組成であ
る平均粒径１μｍのガラス粉と平均粒径５０μｍである
中空のアルミナ微小球を３：２の混合比で配合し、実施
例１と同様にして積層体を作製し、９５０〜１０００℃
で焼成を行った。雰囲気は大気中である６本焼成品の比
誘電率は、４〜５である。
次に実施例１と同様にグリーンシートに穴をあけ、金ペ
ーストを埋め込み、金ペーストで導体配線をし、積層、
圧着をして積層板を作製した。さらに９５０〜１０００
℃で焼成をした。基板にそり、変形は認められなかった
。メタライズした金配線のまわりには、クラック及びは
がれ等は認められなかった。
実施例７ 酸化物に換算して、ＭｇＯ１５〜２５％。
ＡｆｉｚＯａ１５〜２５％、Ｓｉｎｇ　５０〜６５％で
総量１００％となるように選んだ組成である平均粒径１
μｍのガラス粉と平均粒径５０μｍである中空のアルミ
ナ微小球を３＝２の混合比で配合し。
実施例１と同様にして積層体を作製し、９５０〜１００
０℃で焼成を行った。雰囲気は大気中である１本焼成品
の比誘電率は、４〜５である。
次に実施例１と同様にグリーンシートに穴をあけ、金ペ
ーストを埋め込み、金ペーストで導体配線をし、積層、
圧着をして積層板を作製した。さらに９５０〜１０００
℃で焼成をした。基板にそり、変形は認められなかった
。メタライズした金配線のまわりには、クラック及びは
がれ等は認められなかった。
実施例８ 平均粒径１μｍのアルミナ粉と平均粒径５０μｍである
中空のアルミナ微小球を１＝１の混合比で配合し、実施
例１と同様にしてグリーンシートを作製し、グリーンシ
ートに穴をあけ、タングステンペーストを埋め込み、タ
ングステンペーストで導体配線をし、積層、圧着をして
積層板を作製した。さらに１６００℃で焼成した。基板
にそり、変形は認められなかった。メタライズした配線
導体のまわりには、クラック及びはがれ等は認められな
かった。
実施例９ 実施例１及び４，５で使用した組成のガラス粉末と平均
粒径が３０〜６０μｍである数種類の中空シリカ微小球
を３：２の混合比で配合し、溶剤及びＮｚ中でも飛散性
の良いアクリル系の樹脂等を添加し、実施例１と同様に
してグリーンシートを作製した。このグリーンシートに
銅ペーストを印刷し、積層体を作り、Ｎｚ１＃囲気中で
焼成して。
銅導体配線が形成された多層回路基板を作製できた。
実施例１０ 第４図は実施例１〜８で作製したセラミックス多層回路
基板とＬＳＩチップ１との間に多層回路基板と同じ材質
のキャリア基板１２をはさみ。
ＬＳＩチップ１とキャリア基板１２を接続しているはん
だ２のまわりを樹脂１１等でおおうことにより、ＬＳＩ
チップとセラミックス多層回路基板とを接続する部分の
信頼性を高めることができるものである。キャリア基板
１２は前述と同様に回路印刷を有しないグリーンシート
を多層積層して焼成したものである。配線導体６が設け
られ、ＬＳＩチップ１と多層回路板とに各々はんだ２に
よって接合されている。
実施例１１ 第５図は実施例１〜９で作製したセラミックス多層回路
基板に、銅と絶縁層にポリイミドなどの樹脂を用いて形
成されたプリント多層回路を積層し１回路板にＬＳＩチ
ップ１を装着、ピン７を付けた半導体装置の実装構造を
示す断面図である。
このようにしてＬＳＩチップとの高精度の接続を可能に
したモジュールを作製した。
実施例１２ 第６図は実施例１〜８で作製したセラミックス多層回路
基板の表面にフッ素樹脂等の樹脂をコーティングした半
導体装置の実装構造の断面図である。このコーティング
により基板の耐湿性、耐薬品性等の性質が向上できた。
実施例１３ 実施例１〜８で作製したセラミックス多層回路基板の表
面に実施例１２と同様にケイ酸エチル等の金属アルコキ
シドの加水分解溶液をコーティングした後、５００〜６
００℃に加熱して表面に５ｉｎｓの膜を形成させる。こ
のことにより基板の耐湿性、耐薬品性が向上できた。
（発明の効果〕 本発明によれば、セラミックス粉末と中空球状のセラミ
ックス粉末を原料粉末とし、原料粉末と樹脂、溶剤等か
ら作製されたグリーンシートに導体配線をして、積層、
焼結することにより、絶縁体の比誘電率が３〜５で、そ
り、変形の少ないセラミックス多層回路基板が得られる
。
【図面の簡単な説明】
第１ｒ！！Ｊは、セラミックス中に中空球状のセラミッ
クスが分散された複合材が積層された多層回路板とＬＳ
Ｉチップを搭載した半導体装置の実装構造を示す断面図
、第２図は、中空のシリカ微小球と結晶化ガラスからな
る複合材料で、焼結体内部に含まれる気孔率と比誘電率
及び曲げ強さの関係を示す線図、第３図は、シリカと結
晶化ガラスか。 らなる複合材料を表面層に、中空のシリカ微小球と結晶
化ガラスからなる複合材料を中間層にしたセラミックス
多層回路基板、第４図は、ＬＳＩチップとセラミックス
多層回路基板の接続部の信頼性を考えたモジュールの構
成、第５図は、ＬＳＴチップとセラミックス多層回路基
板との高精度の接続を可能にしたモージュールの構成及
び第６図は１本発明のセラミックス多層回路°基板表面
に耐湿性、耐薬品性等を有する樹脂コーテングした基板
の構成とＬＳＩチップを同様に搭載した半導体装置の実
装構造を示す断面図である。 １・・・ＬＳ１．チップ、２・・・はんだ、３・・・Ｇ
層、４・・・Ｘ信号層、５・・・Ｙ信号層、６・・・配
線導体、７・・・電気信号入出力ピン、８・・・気孔、
９・・・表面層、１０・・・中間層、１１・・・樹脂、
１２・・・キャリア基板、１３・・・ポリイミド、１４
・・・銅配線、１５・・・銅ポリイミド多層板、】６・
・・セラミックス多層回路基板、１７・・・フッ素樹脂
。

Claims (9)

    【特許請求の範囲】
  1. １．セラミックスのマトリックス中に中空のセラミック
    ス粒が分散した絶縁体層と導体配線層とが交互に各々複
    数層積層されており、前記絶縁体層の比誘電率が５以下
    及び室温の曲げ強さが５ｋｇ／ｍｍ＾２以上であること
    を特徴とするセラミックス多層回路板。
  2. ２．特許請求の範囲第１項において、中空球状のセラミ
    ック粉末の粒径は１００μｍ以下であるセラミックス多
    層回路板。
  3. ３．特許請求の範囲第１項において、焼結体内部には気
    孔率５〜５０％までの気孔を含むセラミックス多層回路
    板。
  4. ４．特許請求の範囲第１項において、前記導体配線層は
    銅，金，銀又はそれらの合金であるセラミックス多層回
    路板。
  5. ５．特許請求の範囲第１項において、セラミックス粉末
    は、１０００℃以下で焼結可能な結晶化ガラスであるセ
    ラミックス多層回路板。
  6. ６．回路基板上に半導体素子が搭載されてなるものにお
    いて、前記回路基板はセラミックスのマトリックス中に
    中空のセラミックス粒が分散した絶縁体層と導体配線層
    とが交互に各々複数層積層されていることを特徴とする
    半導体実装構造。
  7. ７．前記回路基板は、比誘電率が５以下及び曲げ強さが
    ５ｋｇ／ｍｍ＾２以上である特許請求の範囲第６項に記
    載の半導体実装構造。
  8. ８．前記回路基板は樹脂層によつて保護されている特許
    請求の範囲第６項又は第７項に記載の半導体実装構造。
  9. ９．回路基板上に半導体素子が載置しているものにおい
    て、前記回路基板はセラミックスのマトリックス中に中
    空のセラミックス粒が分散した絶縁体層と導体配線層と
    が交互に各々複数層積層された複合板からなり、且つ複
    合板の少なくとも半導体素子を搭載する面側に中空のセ
    ラミックス粒を含有しないセラミックス又は合成樹脂層
    が一体形成されていることを特徴とする半導体実装構造
    。
JP61048377A 1986-03-07 1986-03-07 セラミツクス多層回路板及び半導体実装構造 Pending JPS62206861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61048377A JPS62206861A (ja) 1986-03-07 1986-03-07 セラミツクス多層回路板及び半導体実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61048377A JPS62206861A (ja) 1986-03-07 1986-03-07 セラミツクス多層回路板及び半導体実装構造

Publications (1)

Publication Number Publication Date
JPS62206861A true JPS62206861A (ja) 1987-09-11

Family

ID=12801631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048377A Pending JPS62206861A (ja) 1986-03-07 1986-03-07 セラミツクス多層回路板及び半導体実装構造

Country Status (1)

Country Link
JP (1) JPS62206861A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283995A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd セラミツク多層回路基板及びその用途
JPH02116196A (ja) * 1988-10-25 1990-04-27 Nec Corp セラミック多層回路基板の製造方法
EP0450773A2 (en) * 1990-03-23 1991-10-09 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
EP0508821A2 (en) * 1991-04-12 1992-10-14 Fujitsu Limited Process for manufacturing multi-layer glass ceramic substrate
US5213878A (en) * 1990-03-23 1993-05-25 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
US5275889A (en) * 1990-09-20 1994-01-04 Fujitsu Limited Multi-layer wiring board
US5324370A (en) * 1992-02-27 1994-06-28 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
WO2009081518A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 半導体装置および多層配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283995A (ja) * 1988-09-21 1990-03-26 Hitachi Ltd セラミツク多層回路基板及びその用途
JPH02116196A (ja) * 1988-10-25 1990-04-27 Nec Corp セラミック多層回路基板の製造方法
EP0450773A2 (en) * 1990-03-23 1991-10-09 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
US5213878A (en) * 1990-03-23 1993-05-25 Minnesota Mining And Manufacturing Company Ceramic composite for electronic applications
US5275889A (en) * 1990-09-20 1994-01-04 Fujitsu Limited Multi-layer wiring board
EP0508821A2 (en) * 1991-04-12 1992-10-14 Fujitsu Limited Process for manufacturing multi-layer glass ceramic substrate
US5324370A (en) * 1992-02-27 1994-06-28 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
US5534331A (en) * 1992-02-27 1996-07-09 Fujitsu Limited Method of manufacturing a multi-layered ceramic circuit board containing layers of reduced dielectric constant
WO2009081518A1 (ja) * 2007-12-26 2009-07-02 Panasonic Corporation 半導体装置および多層配線基板
US8283570B2 (en) 2007-12-26 2012-10-09 Panasonic Corporation Semiconductor assembly and multilayer wiring board
JP5105378B2 (ja) * 2007-12-26 2012-12-26 パナソニック株式会社 半導体装置および多層配線基板

Similar Documents

Publication Publication Date Title
EP0211619B1 (en) A multilayer ceramic circuit board
JPS63358A (ja) 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法
WO2007032167A1 (ja) セラミック多層基板およびその製造方法
JPS62206861A (ja) セラミツクス多層回路板及び半導体実装構造
JPH01169989A (ja) セラミックグリーンシート
JP2002016361A (ja) ガラスセラミック回路基板の製造方法
JPS6047495A (ja) セラミツク配線基板
JP3652196B2 (ja) セラミック配線基板の製造方法
JPH11177238A (ja) ガラスセラミックス多層基板の製造方法
JPH07330445A (ja) セラミックス基板の製造方法
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP3335970B2 (ja) ガラスセラミック基板の製造方法
JPH088416B2 (ja) セラミック多層回路基板の製造方法
JPH0613755A (ja) セラミック多層配線基板とその製造方法
JPH10242644A (ja) 導体回路付グリーンシートおよびその製造法並びにこれを用いた多層配線セラミック基板
US8241449B2 (en) Method for producing ceramic body
JPH06219820A (ja) セラミック組成物、セラミック・グリーン・シートおよび製造方法
JP4518634B2 (ja) ガラスセラミック基板の製造方法
JP3909186B2 (ja) ガラスセラミック基板の製造方法
JP2513382B2 (ja) 多層ガラスセラミック基板の製造方法
JPH0250494A (ja) 積層セラミック基板の製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP3850243B2 (ja) ガラスセラミック基板の製造方法
JPH04290492A (ja) 低誘電率セラミックス回路基板の製造方法
JP2504350B2 (ja) 多層ガラスセラミック基板とその製造方法