JP2787026B2 - 低誘電率多層セラミック回路基盤の製造方法 - Google Patents
低誘電率多層セラミック回路基盤の製造方法Info
- Publication number
- JP2787026B2 JP2787026B2 JP8201809A JP20180996A JP2787026B2 JP 2787026 B2 JP2787026 B2 JP 2787026B2 JP 8201809 A JP8201809 A JP 8201809A JP 20180996 A JP20180996 A JP 20180996A JP 2787026 B2 JP2787026 B2 JP 2787026B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- circuit board
- less
- multilayer ceramic
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 51
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000843 powder Substances 0.000 claims description 65
- 239000000758 substrate Substances 0.000 claims description 44
- 239000002245 particle Substances 0.000 claims description 39
- 239000011521 glass Substances 0.000 claims description 31
- 239000011148 porous material Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 24
- 238000010304 firing Methods 0.000 claims description 22
- 239000011230 binding agent Substances 0.000 claims description 15
- 239000002002 slurry Substances 0.000 claims description 15
- 239000002904 solvent Substances 0.000 claims description 14
- 229910052918 calcium silicate Inorganic materials 0.000 claims description 9
- 239000000378 calcium silicate Substances 0.000 claims description 9
- OYACROKNLOSFPA-UHFFFAOYSA-N calcium;dioxido(oxo)silane Chemical compound [Ca+2].[O-][Si]([O-])=O OYACROKNLOSFPA-UHFFFAOYSA-N 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 9
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 7
- 238000005452 bending Methods 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 238000005266 casting Methods 0.000 claims description 4
- 238000007639 printing Methods 0.000 claims description 4
- 239000004925 Acrylic resin Substances 0.000 claims description 3
- 229920000178 Acrylic resin Polymers 0.000 claims description 3
- 238000007906 compression Methods 0.000 claims 1
- 229920000642 polymer Polymers 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 239000011800 void material Substances 0.000 description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 235000019353 potassium silicate Nutrition 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- CBECDWUDYQOTSW-UHFFFAOYSA-N 2-ethylbut-3-enal Chemical compound CCC(C=C)C=O CBECDWUDYQOTSW-UHFFFAOYSA-N 0.000 description 1
- MQIUGAXCHLFZKX-UHFFFAOYSA-N Di-n-octyl phthalate Chemical compound CCCCCCCCOC(=O)C1=CC=CC=C1C(=O)OCCCCCCCC MQIUGAXCHLFZKX-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000879 optical micrograph Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- BIKXLKXABVUSMH-UHFFFAOYSA-N trizinc;diborate Chemical compound [Zn+2].[Zn+2].[Zn+2].[O-]B([O-])[O-].[O-]B([O-])[O-] BIKXLKXABVUSMH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
- C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
- C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
- C03C8/22—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Geochemistry & Mineralogy (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Compositions Of Oxide Ceramics (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Inorganic Insulating Materials (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＩＳ素子および
一般の電子素子を実装するための多層セラミック回路基
盤を製造する方法に関するものであって、更に詳しく
は、内部に適当な閉塞気孔を導入して絶縁性および耐湿
性が優れ且つ低誘電率を有する多孔性多層セラミック回
路基盤を製造する方法に関するものである。
一般の電子素子を実装するための多層セラミック回路基
盤を製造する方法に関するものであって、更に詳しく
は、内部に適当な閉塞気孔を導入して絶縁性および耐湿
性が優れ且つ低誘電率を有する多孔性多層セラミック回
路基盤を製造する方法に関するものである。
【０００２】
【従来の技術および発明の解決しようとする課題】最
近、半導体素子の高集積度化、微細化および高速化によ
り実装用基盤に対しても高密度配線、信号の高速伝送、
高周波化高熱放散等が要求されている。
近、半導体素子の高集積度化、微細化および高速化によ
り実装用基盤に対しても高密度配線、信号の高速伝送、
高周波化高熱放散等が要求されている。
【０００３】従来より使用されて来たＡl2Ｏ3基盤は、
１５００℃の高温で焼成しなければならない。また、高
温下での同期信号の高速伝送において、上記材料の誘電
率、および導体配線の電気抵抗、および電気配線のパタ
ーンの微細化等の点でその限界が現れている。更に、最
近開発された低温焼成多層セラミック基盤は、誘電率が
低く、１０００℃以下の低温で焼成する絶縁材料を用い
るため、導体配線材料として電気抵抗の低いＡu,Ａg,Ｃ
u等を用いることができ、高速伝送および高密度実装等
の点である程度満足していると考えることができる。電
気信号の高速伝送において、信号の伝送遅延時間は、使
用基盤の誘電率の平方根(√ε)に比例しており、その基
盤の誘電率を減少するのが非常に重要である。Ａl2Ｏ3
基盤の誘電率は１０程度であり、最近開発された低温焼
成セラミックス基盤も誘電率(約９−４程度)の点では充
分であると考えることができず、それについての改善が
要求されているのが実情である。
１５００℃の高温で焼成しなければならない。また、高
温下での同期信号の高速伝送において、上記材料の誘電
率、および導体配線の電気抵抗、および電気配線のパタ
ーンの微細化等の点でその限界が現れている。更に、最
近開発された低温焼成多層セラミック基盤は、誘電率が
低く、１０００℃以下の低温で焼成する絶縁材料を用い
るため、導体配線材料として電気抵抗の低いＡu,Ａg,Ｃ
u等を用いることができ、高速伝送および高密度実装等
の点である程度満足していると考えることができる。電
気信号の高速伝送において、信号の伝送遅延時間は、使
用基盤の誘電率の平方根(√ε)に比例しており、その基
盤の誘電率を減少するのが非常に重要である。Ａl2Ｏ3
基盤の誘電率は１０程度であり、最近開発された低温焼
成セラミックス基盤も誘電率(約９−４程度)の点では充
分であると考えることができず、それについての改善が
要求されているのが実情である。
【０００４】一方、基盤の誘電率を減少させる効果的な
方法としては、基盤に気孔を導入する方法を挙げること
ができる。即ち、空気の誘電率が１であるので、多孔性
セラミック基盤の誘電率は下記式(１)で表わすことがで
きる。
方法としては、基盤に気孔を導入する方法を挙げること
ができる。即ち、空気の誘電率が１であるので、多孔性
セラミック基盤の誘電率は下記式(１)で表わすことがで
きる。
【０００５】log ε＝(１−Ｐ)log εθ…(１) ここで、εは多孔性基盤の誘電率、εθは材料固有の誘
電率、そしてＰは基盤の気孔率である。上記式(１)によ
ればＰの増加により基盤の誘電率が減少し、基盤に気孔
を導入することが、基盤の誘電率減少に最も効果的と考
えることができる。しかし、基盤に気孔を過多に導入す
ることは、基盤の強度を低下させ、更に、気孔が開気孔
(open pore)となる場合には、基盤の絶縁特性および耐
湿特性を弱化させることになる。基盤に適当な孤立した
閉塞気孔を形成させることによって誘電率を下げる方法
としては、日本公開特許公報平２−１１６１９６号に開
示された方法を挙げることができるが、この方法は閉塞
気孔を形成させるため、高分子の空隙形成材料が必ず添
加されなければならない。したがって、上記の従来の方
法は上記高分子空隙形成材料の密度差により均一な混合
が生じ難く、均一な分散が行われ難いため、気孔の均一
な分布を得難い問題がある。
電率、そしてＰは基盤の気孔率である。上記式(１)によ
ればＰの増加により基盤の誘電率が減少し、基盤に気孔
を導入することが、基盤の誘電率減少に最も効果的と考
えることができる。しかし、基盤に気孔を過多に導入す
ることは、基盤の強度を低下させ、更に、気孔が開気孔
(open pore)となる場合には、基盤の絶縁特性および耐
湿特性を弱化させることになる。基盤に適当な孤立した
閉塞気孔を形成させることによって誘電率を下げる方法
としては、日本公開特許公報平２−１１６１９６号に開
示された方法を挙げることができるが、この方法は閉塞
気孔を形成させるため、高分子の空隙形成材料が必ず添
加されなければならない。したがって、上記の従来の方
法は上記高分子空隙形成材料の密度差により均一な混合
が生じ難く、均一な分散が行われ難いため、気孔の均一
な分布を得難い問題がある。
【０００６】更に、上記高分子空隙形成材料は、有機バ
インダーに溶解されてはならないため、上記高分子空隙
形成材料の選択に制限があるのみならず、高分子空隙形
成材料を製造する工程も難しいという問題があった。
インダーに溶解されてはならないため、上記高分子空隙
形成材料の選択に制限があるのみならず、高分子空隙形
成材料を製造する工程も難しいという問題があった。
【０００７】そこで、本発明者は、上記の従来技術等の
問題点を解決するため研究と実験を重ね、その結果に基
づいて本発明を提案するものである。本発明は、セラミ
ックス粉末と共に混合するＰb−Ｚn−Ｂ系ガラス(Ｌead
Ｚinc−Ｂorate Ｇlass)粉末の粒度を二種に分類
し、粒度が分類された粉末の混合比を適切に調節して得
たグリーンシートを低温で焼成することにより、高分子
空隙形成原料を添加しなくても、内部に適当な大きさお
よび量の閉塞気孔を形成させ、これにより、絶縁性およ
び耐湿性に優れ且つ誘電率の低い多孔性多層セラミック
回路基盤を製造しようとするに、その目的がある。
問題点を解決するため研究と実験を重ね、その結果に基
づいて本発明を提案するものである。本発明は、セラミ
ックス粉末と共に混合するＰb−Ｚn−Ｂ系ガラス(Ｌead
Ｚinc−Ｂorate Ｇlass)粉末の粒度を二種に分類
し、粒度が分類された粉末の混合比を適切に調節して得
たグリーンシートを低温で焼成することにより、高分子
空隙形成原料を添加しなくても、内部に適当な大きさお
よび量の閉塞気孔を形成させ、これにより、絶縁性およ
び耐湿性に優れ且つ誘電率の低い多孔性多層セラミック
回路基盤を製造しようとするに、その目的がある。
【０００８】本発明の更に他の目的は、上記のように製
造したグリーンシートと、珪酸カルシウム(calcium si
licate)結晶化有機粉末を用いて製造したグリーンシー
トとを交互に積層した後、低温で焼成することによっ
て、高分子空隙形成原料を添加しなくても、内部に適当
な大きさおよび量の閉塞気孔を形成させ、これにより絶
縁性および耐湿性が優れ且つ誘電率が低いのみならず曲
げ強度も優れた多層セラミック回路基盤を製造するにあ
る。
造したグリーンシートと、珪酸カルシウム(calcium si
licate)結晶化有機粉末を用いて製造したグリーンシー
トとを交互に積層した後、低温で焼成することによっ
て、高分子空隙形成原料を添加しなくても、内部に適当
な大きさおよび量の閉塞気孔を形成させ、これにより絶
縁性および耐湿性が優れ且つ誘電率が低いのみならず曲
げ強度も優れた多層セラミック回路基盤を製造するにあ
る。
【０００９】
【課題を解決するための手段】以下、本発明について説
明する。
明する。
【００１０】本発明は、平均粒径が９−２０μmの粉末:
１０−５０wt％および平均粒径が３μm以下の粉末:５０
−９０wt％からなるＰb−Ｚn−Ｂ系のガラス粉末:３０
−７０wt％と、セラミックス粉末:３０−７０wt％とを
混合するステップと; 上記のように混合した混合物と有機バインダーを溶剤溶
媒に均一に分散させ粘度が３０００cps以下のスラリー
(slurry)を製造するステップと; 上記スラリーをキャスティング(casting)してグリーン
シート(green sheet)を形成するステップと; 上記グリーンシートの所定位置に貫通孔(through−hol
e)を形成した後、導体電極を注入して、シート表面に導
体電極を印刷するステップと; 導体電極が印刷された基盤を積層した後熱圧着するステ
ップと; 熱圧着したシートを脱バインダーさせた後、６５０−７
５０℃で焼成するステップとを含む、多層セラミック回
路基盤の製造方法に関するものである。
１０−５０wt％および平均粒径が３μm以下の粉末:５０
−９０wt％からなるＰb−Ｚn−Ｂ系のガラス粉末:３０
−７０wt％と、セラミックス粉末:３０−７０wt％とを
混合するステップと; 上記のように混合した混合物と有機バインダーを溶剤溶
媒に均一に分散させ粘度が３０００cps以下のスラリー
(slurry)を製造するステップと; 上記スラリーをキャスティング(casting)してグリーン
シート(green sheet)を形成するステップと; 上記グリーンシートの所定位置に貫通孔(through−hol
e)を形成した後、導体電極を注入して、シート表面に導
体電極を印刷するステップと; 導体電極が印刷された基盤を積層した後熱圧着するステ
ップと; 熱圧着したシートを脱バインダーさせた後、６５０−７
５０℃で焼成するステップとを含む、多層セラミック回
路基盤の製造方法に関するものである。
【００１１】更に、本発明は、上記のようにＰb−Ｚn−
Ｂ系ガラス粉末とセラミックス粉末とを混合してグリー
ンシートを形成した後、上記グリーンシートの所定位置
に貫通孔(through hole)を形成するステップと;珪酸カ
ルシウム結晶化ガラス粉末とガラスバインダーとを溶剤
に均一に分散させ、粘度が３０００cps以下のスラリー
を製造した後、上記のようにグリーンシートを形成し、
グリーンシートの所定位置に貫通孔を形成するステップ
と;上記のように形成したそれぞれの貫通孔に導体電極
を注入し、それぞれのシート表面に導体電極を印刷する
ステップと;上記のように導体電極が印刷されたシート
を交互に積層した後、熱圧着するステップと;上記のよ
うに熱圧着したシートを脱バインダーさせた後、７５０
−９００℃で焼成するステップとを含む、多層セラミッ
ク回路基盤の製造方法に関するものである。
Ｂ系ガラス粉末とセラミックス粉末とを混合してグリー
ンシートを形成した後、上記グリーンシートの所定位置
に貫通孔(through hole)を形成するステップと;珪酸カ
ルシウム結晶化ガラス粉末とガラスバインダーとを溶剤
に均一に分散させ、粘度が３０００cps以下のスラリー
を製造した後、上記のようにグリーンシートを形成し、
グリーンシートの所定位置に貫通孔を形成するステップ
と;上記のように形成したそれぞれの貫通孔に導体電極
を注入し、それぞれのシート表面に導体電極を印刷する
ステップと;上記のように導体電極が印刷されたシート
を交互に積層した後、熱圧着するステップと;上記のよ
うに熱圧着したシートを脱バインダーさせた後、７５０
−９００℃で焼成するステップとを含む、多層セラミッ
ク回路基盤の製造方法に関するものである。
【００１２】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。
詳細に説明する。
【００１３】本発明により多層セラミック回路基盤を製
造するためには、本発明の製造工程を概略的に示す図１
のように、先ず、Ａl2Ｏ3粉末等のようなセラミックス
粉末とＰb−Ｚn−Ｂ系ガラス粉末を混合する。
造するためには、本発明の製造工程を概略的に示す図１
のように、先ず、Ａl2Ｏ3粉末等のようなセラミックス
粉末とＰb−Ｚn−Ｂ系ガラス粉末を混合する。
【００１４】上記セラミックス粉末の添加量は３０−７
０wt％に制限することが望ましい。その理由は、その添
加量が３０wt％以下の場合には基盤の強度が低下するの
みならず変形する虞があり、７０wt％以上の場合にも強
度が低下するからである。
０wt％に制限することが望ましい。その理由は、その添
加量が３０wt％以下の場合には基盤の強度が低下するの
みならず変形する虞があり、７０wt％以上の場合にも強
度が低下するからである。
【００１５】更に、上記のＰb−Ｚn−Ｂ系ガラス粉末で
は、平均粒径が９−２０μmの第１粉末と平均粒径が３
μm以下の第２粉末を共に用い、上記第１粉末の量は１
０−５０wt％、上記第２粉末の量は５０−９０wt％に制
限することが望ましいが、その理由は次のとおりであ
る。
は、平均粒径が９−２０μmの第１粉末と平均粒径が３
μm以下の第２粉末を共に用い、上記第１粉末の量は１
０−５０wt％、上記第２粉末の量は５０−９０wt％に制
限することが望ましいが、その理由は次のとおりであ
る。
【００１６】上記第１の粉末の平均粒径が９μm以下の
場合には、気孔の大きさが小さくなって誘電率の減少効
果が少なく、２０μm以上の場合には、気孔の大きさが
大きくなりすぎて、基盤の強度が低下するため、上記第
１の粉末の平均粒径は９−２０μmに制限することが望
ましい。
場合には、気孔の大きさが小さくなって誘電率の減少効
果が少なく、２０μm以上の場合には、気孔の大きさが
大きくなりすぎて、基盤の強度が低下するため、上記第
１の粉末の平均粒径は９−２０μmに制限することが望
ましい。
【００１７】更に、上記第２の粉末の平均粒径が３μm
以上の場合には、焼成後小さい気孔が形成されて密度を
減少させ強度を低下させるため、上記第２の粉末の平均
粒径は３μm以下に制限することが望ましい。
以上の場合には、焼成後小さい気孔が形成されて密度を
減少させ強度を低下させるため、上記第２の粉末の平均
粒径は３μm以下に制限することが望ましい。
【００１８】そして、上記第１粉末の量が１０wt％以下
の場合には大きい気孔数が少なくなり、５０wt％以上の
場合には基盤の強度が低下するため、上記第１粉末の量
は１０−５０wt％に制限することが望ましく、より望ま
しくは３０−５０wt％である。
の場合には大きい気孔数が少なくなり、５０wt％以上の
場合には基盤の強度が低下するため、上記第１粉末の量
は１０−５０wt％に制限することが望ましく、より望ま
しくは３０−５０wt％である。
【００１９】次に、上記のように混合した混合粉末は、
有機バインダーと共に溶剤溶媒に均一に分散させ、粘度
が３０００cps以下のスラリーを製造する。
有機バインダーと共に溶剤溶媒に均一に分散させ、粘度
が３０００cps以下のスラリーを製造する。
【００２０】上記有機バインダーとしてはＰＶＡ,ＰＶ
Ｂおよびアクリル樹脂等が望ましい。
Ｂおよびアクリル樹脂等が望ましい。
【００２１】上記スラリーの粘度が３０００cps以上の
場合には、グリーンシートのキャスティングの際流動性
が良くなく、形状欠陥および表面欠陥が生じるため、上
記スラリーの粘度は３０００cps以下に制限することが
望ましい。
場合には、グリーンシートのキャスティングの際流動性
が良くなく、形状欠陥および表面欠陥が生じるため、上
記スラリーの粘度は３０００cps以下に制限することが
望ましい。
【００２２】次に、上記のように製造したスラリーをド
クターブレード(doctor blade)成膜法等によりキャス
ティングし、用途に適合する厚さのＡグリーンシートを
形成する。
クターブレード(doctor blade)成膜法等によりキャス
ティングし、用途に適合する厚さのＡグリーンシートを
形成する。
【００２３】この際、上記Ａグリーンシートだけを利用
して多層セラミック回路基盤を製造する場合、上記Ａグ
リーンシートの所定位置に貫通孔を形成後、スクリーン
印刷法等によりＡgのような導体電極を注入し上記シー
ト表面にＡgのような導体電極を印刷する。
して多層セラミック回路基盤を製造する場合、上記Ａグ
リーンシートの所定位置に貫通孔を形成後、スクリーン
印刷法等によりＡgのような導体電極を注入し上記シー
ト表面にＡgのような導体電極を印刷する。
【００２４】次に、上記のように導体電極が印刷された
基盤を積層した後、熱圧着する。
基盤を積層した後、熱圧着する。
【００２５】上記の熱圧着工程は通常の方法で行われ、
望ましくは８０℃程度で２０００psi位の圧力で行う。
望ましくは８０℃程度で２０００psi位の圧力で行う。
【００２６】次に、上記のように熱圧着のシートを脱バ
インダーさせた後、６５０−７５０℃で焼成すれば、高
分子空隙形成原料を添加しなくても、内部に適当な大き
さおよび量の閉塞気孔を形成でき、絶縁性および耐湿性
が優れ且つ誘電率の低い多孔性多層セラミック回路基盤
が製造される。
インダーさせた後、６５０−７５０℃で焼成すれば、高
分子空隙形成原料を添加しなくても、内部に適当な大き
さおよび量の閉塞気孔を形成でき、絶縁性および耐湿性
が優れ且つ誘電率の低い多孔性多層セラミック回路基盤
が製造される。
【００２７】上記焼成温度が６５０℃以下の場合には、
ガラスが溶融されず緻密化が生じないのみならず粗大な
る気孔が形成されず、７５０℃以上の場合には、温度が
高すぎるため、焼成の際、液状のガラスの粘度が低くな
りすぎて、基盤の変形が生ずる虞があるため、上記の焼
成温度は６５０−７５０℃に制限することが望ましい。
ガラスが溶融されず緻密化が生じないのみならず粗大な
る気孔が形成されず、７５０℃以上の場合には、温度が
高すぎるため、焼成の際、液状のガラスの粘度が低くな
りすぎて、基盤の変形が生ずる虞があるため、上記の焼
成温度は６５０−７５０℃に制限することが望ましい。
【００２８】上記よりも分かるように、本発明において
は閉塞気孔を形成するため、同一成分の大きな粒子等が
一定比率に含有しているガラス粉末と、セラミックス粉
末とを混合して、遊離融点以上の温度において液状焼成
し、大きな遊離粒子が溶融状態で加熱するとき、溶融液
体が大きい粒子周辺のセラミック粒子間の隙間の毛細管
力(capillary force)により吸入されることにより、大
きなガラス粒子の位置に閉塞気孔が形成され、基盤の誘
電率を下げるようになる。したがって、気孔の大きさは
大きいガラス粒子の大きさで制御可能であり、基盤全体
の気孔率は大きいガラス粒子の含有量で制御可能とな
る。
は閉塞気孔を形成するため、同一成分の大きな粒子等が
一定比率に含有しているガラス粉末と、セラミックス粉
末とを混合して、遊離融点以上の温度において液状焼成
し、大きな遊離粒子が溶融状態で加熱するとき、溶融液
体が大きい粒子周辺のセラミック粒子間の隙間の毛細管
力(capillary force)により吸入されることにより、大
きなガラス粒子の位置に閉塞気孔が形成され、基盤の誘
電率を下げるようになる。したがって、気孔の大きさは
大きいガラス粒子の大きさで制御可能であり、基盤全体
の気孔率は大きいガラス粒子の含有量で制御可能とな
る。
【００２９】本発明により、Ａグリーンシートだけを利
用して製造した多孔性多層セラミック回路基盤の模式図
を図２に示した。第１において、符号“１"は貫通孔、
“２"は焼成体、“３"は孤立閉塞気孔および“４"は導
体電極をそれぞれ示している。
用して製造した多孔性多層セラミック回路基盤の模式図
を図２に示した。第１において、符号“１"は貫通孔、
“２"は焼成体、“３"は孤立閉塞気孔および“４"は導
体電極をそれぞれ示している。
【００３０】一方、上記のように製造したＡグリーンシ
ートと、緻密な構造の珪酸カルシウム結晶化ガラス粉末
から製造したＢグリーンシートとを交互に積層すれば、
誘電率が低いのみならず曲げ強度の高い基盤が得られ
る。先ず、図１のように製造のＡグリーンシートの所定
位置に貫通孔を形成した後、珪酸カルシウム結晶化ガラ
ス粉末と有機バインダーを溶剤に均一に分散させ、３０
００cps以下のスラリーを製造した後、Ｂグリーンシー
トを形成し、Ｂグリーンシートの所定位置に貫通孔を形
成する。
ートと、緻密な構造の珪酸カルシウム結晶化ガラス粉末
から製造したＢグリーンシートとを交互に積層すれば、
誘電率が低いのみならず曲げ強度の高い基盤が得られ
る。先ず、図１のように製造のＡグリーンシートの所定
位置に貫通孔を形成した後、珪酸カルシウム結晶化ガラ
ス粉末と有機バインダーを溶剤に均一に分散させ、３０
００cps以下のスラリーを製造した後、Ｂグリーンシー
トを形成し、Ｂグリーンシートの所定位置に貫通孔を形
成する。
【００３１】次に、スクリーン印刷法等によって、Ａg
のような導体電極を上記それぞれの貫通孔に注入し、上
記それぞれのシート表面にＡgのような導体電極を印刷
する。
のような導体電極を上記それぞれの貫通孔に注入し、上
記それぞれのシート表面にＡgのような導体電極を印刷
する。
【００３２】次に、上記のように導体電極が印刷された
それぞれのシートを交互に積層した後、熱圧着する。
それぞれのシートを交互に積層した後、熱圧着する。
【００３３】上記の熱圧着工程は、通常の方法で行わ
れ、望ましくは、８０℃程度で２０００psi位の圧力で
行う。
れ、望ましくは、８０℃程度で２０００psi位の圧力で
行う。
【００３４】次に、上記のように熱圧着のシートを脱バ
インダーさせた後、７５０−９００℃で焼成することに
より、多層セラミック回路基盤が製造される。
インダーさせた後、７５０−９００℃で焼成することに
より、多層セラミック回路基盤が製造される。
【００３５】上記の焼成温度が７５０℃以下の場合に
は、ガラスが溶融されず、緻密化が生じないのみならず
粗大な気孔が形成されず、９００℃以上の場合には、温
度が高すぎるので、焼成の際液状のガラスの粘度が低く
なりすぎて基盤の変形が生ずる虞があるため、上記の焼
成温度は７５０−９００℃に制限することが望ましい。
は、ガラスが溶融されず、緻密化が生じないのみならず
粗大な気孔が形成されず、９００℃以上の場合には、温
度が高すぎるので、焼成の際液状のガラスの粘度が低く
なりすぎて基盤の変形が生ずる虞があるため、上記の焼
成温度は７５０−９００℃に制限することが望ましい。
【００３６】そして、上記の方法において、その製造条
件は、直径が５−３０μmの孤立気孔を１０−４０vol％
含有する多層セラミック回路基盤が製造されるように調
節することが望ましい。
件は、直径が５−３０μmの孤立気孔を１０−４０vol％
含有する多層セラミック回路基盤が製造されるように調
節することが望ましい。
【００３７】上記からも分かるように、同一成分の大き
い粒子等が一定の比率で含有されているＰb−Ｚn−Ｂ系
ガラス粉末と、セラミックス粉末とを混合して製造した
Ａグリーンシートと、珪酸カルシウム結晶化ガラス粉末
のＢグリーンシートを交互に積層して、ガラス融点以上
の温度において液状焼成する製造方法の場合にも、大き
なガラス粒子が溶融状態で加熱されるとき、溶融液体が
大きい粒子周辺のセラミック粒子間の隙間に毛細管力(c
apillary force)により吸入されて、大きいＰb−Ｚn−
Ｂ系ガラス粒子の位置に閉塞気孔が形成され、基盤の誘
電率が低下するようになる。したがって、気孔の大きさ
は大きいガラス粒子の大きさで制御可能であり、基盤全
体の気孔率は大きいガラス粒子の含有量で制限可能とな
る。
い粒子等が一定の比率で含有されているＰb−Ｚn−Ｂ系
ガラス粉末と、セラミックス粉末とを混合して製造した
Ａグリーンシートと、珪酸カルシウム結晶化ガラス粉末
のＢグリーンシートを交互に積層して、ガラス融点以上
の温度において液状焼成する製造方法の場合にも、大き
なガラス粒子が溶融状態で加熱されるとき、溶融液体が
大きい粒子周辺のセラミック粒子間の隙間に毛細管力(c
apillary force)により吸入されて、大きいＰb−Ｚn−
Ｂ系ガラス粒子の位置に閉塞気孔が形成され、基盤の誘
電率が低下するようになる。したがって、気孔の大きさ
は大きいガラス粒子の大きさで制御可能であり、基盤全
体の気孔率は大きいガラス粒子の含有量で制限可能とな
る。
【００３８】特に、この場合には緻密な構造の珪酸カル
シウム結晶化ガラス粉末のグリーンシートをＰb−Ｚn−
Ｂ系ガラス粉末のグリーンシートと交互に積層すること
により、基盤の曲げ強度がより高くなる。
シウム結晶化ガラス粉末のグリーンシートをＰb−Ｚn−
Ｂ系ガラス粉末のグリーンシートと交互に積層すること
により、基盤の曲げ強度がより高くなる。
【００３９】上記方法により製造の多孔性多層セラミッ
ク回路基盤の模式図を図３に示している。
ク回路基盤の模式図を図３に示している。
【００４０】図３において、符号“１１"は貫通孔、
“１２"はセラミック絶縁層、“１３"は多孔性セラミッ
ク絶縁層、および“１４"は導体電極をそれぞれ示す。
“１２"はセラミック絶縁層、“１３"は多孔性セラミッ
ク絶縁層、および“１４"は導体電極をそれぞれ示す。
【００４１】
【実施例】以下、実施例を通じて本発明をより具体的に
説明する。
説明する。
【００４２】実施例１ Ａl2Ｏ3セラミック粉末とＰb−Ｚn−Ｂ シリケート粉末
を下記表１のような混合比で混合した。このとき、上記
Ｐb−Ｚn−Ｂ シリケート粉末では、平均粒径が１５μm
の粒子と平均粒径が２μmの粒子とを下記表１のような
混合比で混合した。
を下記表１のような混合比で混合した。このとき、上記
Ｐb−Ｚn−Ｂ シリケート粉末では、平均粒径が１５μm
の粒子と平均粒径が２μmの粒子とを下記表１のような
混合比で混合した。
【００４３】次に、ポリビニルブチラル(poly−vinyl−
butyral)をジオクチルフタレート(dioctyl−phthalat)
を主成分とした溶剤溶媒に溶解して上記のように混合の
混合粉末を均一に分散した後、粘度２０００cpsのスラ
リーを製造した。
butyral)をジオクチルフタレート(dioctyl−phthalat)
を主成分とした溶剤溶媒に溶解して上記のように混合の
混合粉末を均一に分散した後、粘度２０００cpsのスラ
リーを製造した。
【００４４】次に、上記のように製造のスラリーをドク
ターブレード(doctor blade)成膜法により厚さ１００
μmのＡグリーンシートを製造した後、Ａグリーンシー
トの定められた位置に直径１５０μmの貫通孔を形成
し、その後に、スクリーン印刷法でＡg導体を注入し、
シート表面にＡg導体電極を印刷した。
ターブレード(doctor blade)成膜法により厚さ１００
μmのＡグリーンシートを製造した後、Ａグリーンシー
トの定められた位置に直径１５０μmの貫通孔を形成
し、その後に、スクリーン印刷法でＡg導体を注入し、
シート表面にＡg導体電極を印刷した。
【００４５】次に、上記のようにＡg導体電極が印刷さ
れた基盤を積層後８０℃で２０００psiの圧力を加えて
圧着した後、３００℃で脱バインダーさせ、下記表１の
ような焼成温度条件の下に焼成して多層セラミック回路
基盤を製造した。
れた基盤を積層後８０℃で２０００psiの圧力を加えて
圧着した後、３００℃で脱バインダーさせ、下記表１の
ような焼成温度条件の下に焼成して多層セラミック回路
基盤を製造した。
【００４６】上記のように製造した多層セラミック回路
基盤についての物性を調べ、その結果を下記表１に示し
た。
基盤についての物性を調べ、その結果を下記表１に示し
た。
【００４７】そして、表１中の発明例(２)により製造し
た基盤の判断面に対するＳＥＭ写真を図４に示した。
た基盤の判断面に対するＳＥＭ写真を図４に示した。
【００４８】一方、表１の発明例(２)についての焼成温
度変化による収縮量を測定し、その結果を図５に示し
た。図５における基盤の厚みは３.７５０mmであり、焼
成は空気中において行われ、昇温速度は分当たり１０℃
であった。
度変化による収縮量を測定し、その結果を図５に示し
た。図５における基盤の厚みは３.７５０mmであり、焼
成は空気中において行われ、昇温速度は分当たり１０℃
であった。
【表１】
【００４９】上記表１に示したように、本発明の条件で
基盤が製造される場合[発明例(１−４)]では、絶縁抵抗
が１０13Ω以上、誘電率が６.８以下、曲げ強度は１３
７２kgf／cm2以上で、基盤の物性が優れており、その逆
に、本発明の条件を外れる場合[比較例(１−３)]には、
基盤に変形が生じたり曲げ強度が１０００kgf／cm2以下
に低く現れることが判る。
基盤が製造される場合[発明例(１−４)]では、絶縁抵抗
が１０13Ω以上、誘電率が６.８以下、曲げ強度は１３
７２kgf／cm2以上で、基盤の物性が優れており、その逆
に、本発明の条件を外れる場合[比較例(１−３)]には、
基盤に変形が生じたり曲げ強度が１０００kgf／cm2以下
に低く現れることが判る。
【００５０】更に、図４に示すように、本発明により製
造した基盤の場合には、大きな閉塞気孔が均一に分布し
ていることが明らかである。
造した基盤の場合には、大きな閉塞気孔が均一に分布し
ていることが明らかである。
【００５１】一方、図５に示すように、本発明の焼成温
度は６５０−７５０℃の範囲が望ましいことが判る。
度は６５０−７５０℃の範囲が望ましいことが判る。
【００５２】上記のように、セラミックス粉末と共に混
合するガラス粉末の粒度を二種に分類し、粒度が分類さ
れた粉末の混合比を適切に調節し、低い温度で焼成すれ
ば、高分子供給形成原料の添加が無くても内部に適当な
大きさおよび量の閉塞気孔が形成され、絶縁性および耐
湿性が優れるのみならず誘電率の低い多孔性多層セラミ
ック回路基盤をより経済的に製造することができること
が判る。
合するガラス粉末の粒度を二種に分類し、粒度が分類さ
れた粉末の混合比を適切に調節し、低い温度で焼成すれ
ば、高分子供給形成原料の添加が無くても内部に適当な
大きさおよび量の閉塞気孔が形成され、絶縁性および耐
湿性が優れるのみならず誘電率の低い多孔性多層セラミ
ック回路基盤をより経済的に製造することができること
が判る。
【００５３】実施例２ Ａl2Ｏ3セラミック粉末とＰb−Ｚn−Ｂ シリケート粉末
を下記表２に示す混合比で混合した。この際、上記Ｐb
−Ｚn−Ｂ シリケート粉末は、実施例１と同一な二種類
の平均粒径をもつ粒子を用いて下記表２のような混合比
で混合し、実施例１のような方法でＡグリーンシートを
製造した。
を下記表２に示す混合比で混合した。この際、上記Ｐb
−Ｚn−Ｂ シリケート粉末は、実施例１と同一な二種類
の平均粒径をもつ粒子を用いて下記表２のような混合比
で混合し、実施例１のような方法でＡグリーンシートを
製造した。
【００５４】次に、平均粒径が１.５μmの珪酸カルシウ
ムを上記有機バインダーと共に上記有機溶剤溶媒に溶解
して粘度２０００cpsのスラリーを製造した後、１００
μm厚さのＢグリーンシートを製造した。
ムを上記有機バインダーと共に上記有機溶剤溶媒に溶解
して粘度２０００cpsのスラリーを製造した後、１００
μm厚さのＢグリーンシートを製造した。
【００５５】上記のように製造したそれぞれのＡ,Ｂグ
リーンシートの定められた位置に直径１５０μmの貫通
孔を形成した後、スクリーン印刷法でＡg導体を注入
し、それぞれのシート表面にＡg導体電極を印刷した。
リーンシートの定められた位置に直径１５０μmの貫通
孔を形成した後、スクリーン印刷法でＡg導体を注入
し、それぞれのシート表面にＡg導体電極を印刷した。
【００５６】上記のように印刷したＡ,Ｂグリーンシー
トを交互に積層した後、約８０℃で２０００psiの圧力
を加えて圧着した。
トを交互に積層した後、約８０℃で２０００psiの圧力
を加えて圧着した。
【００５７】上記のように圧着したシートを３００℃で
脱バインダーさせた後、下記表２のような焼成温度条件
で焼成し多層セラミック回路基盤を製造した。
脱バインダーさせた後、下記表２のような焼成温度条件
で焼成し多層セラミック回路基盤を製造した。
【００５８】上記のように製造した多層セラミック回路
基盤に対する物性を調べ、その結果を下記表２に示し
た。
基盤に対する物性を調べ、その結果を下記表２に示し
た。
【００５９】そして、表２中の発明例(７)により製造し
た基盤の破断面に対する光学顕微鏡写真を図６に示し
た。
た基盤の破断面に対する光学顕微鏡写真を図６に示し
た。
【００６０】一方、表２の発明例(７)に対する焼成温度
変化による収縮率変化を測定し、その結果を図７に示し
た。図７において、焼成は空気中で行われ、昇温速度は
分当たり１０℃であった。
変化による収縮率変化を測定し、その結果を図７に示し
た。図７において、焼成は空気中で行われ、昇温速度は
分当たり１０℃であった。
【表２】
【００６１】上記表２に示したように、本発明の条件で
基盤が製造される場合[発明例(５−９)]には、絶縁抵抗
が１０13Ω以上、誘電率が７.０以下、曲げ強度が１７
２０kgf／cm2以上で、基盤の物性が優れ、その逆に、本
発明の条件を外れる場合[比較例(４−６)]には、曲げ強
度が１３００kgf／m2以下に低く、更に比較例(６)の場
合には誘電率８.０であることが判る。
基盤が製造される場合[発明例(５−９)]には、絶縁抵抗
が１０13Ω以上、誘電率が７.０以下、曲げ強度が１７
２０kgf／cm2以上で、基盤の物性が優れ、その逆に、本
発明の条件を外れる場合[比較例(４−６)]には、曲げ強
度が１３００kgf／m2以下に低く、更に比較例(６)の場
合には誘電率８.０であることが判る。
【００６２】更に、図６に示すように、本発明により製
造された基盤の場合には、大きな閉塞気孔が均一に分布
している多孔性層と緻密層とが積層されていることが分
かる。
造された基盤の場合には、大きな閉塞気孔が均一に分布
している多孔性層と緻密層とが積層されていることが分
かる。
【００６３】一方、図７に示すように、本発明の焼成温
度は７５０−９００℃位が望ましいことが判る。
度は７５０−９００℃位が望ましいことが判る。
【００６４】上記のように、セラミックス粉末と共に混
合するＰb−Ｚn−Ｂ系ガラス粉末の粒度を二種に分類
し、粒度が分類した粉末の混合比が適切に調節のＡグリ
ーンシートと珪酸カルシウム(calcium cilicate)結晶
化ガラス粉末を用いたＢグリーンシートを製造した後、
上記両グリーンシートを交互に積層後低温において焼成
する方法の場合、高分子空隙形成原料の添加が無くと
も、内部に適当な大きさおよび量の閉塞気孔が形成さ
れ、絶縁性および耐湿性が優れ誘電率が低いのみなら
ず、特に、曲げ強度も優れた多層セラミック回路基盤を
より経済的に製造可能なることが判る。
合するＰb−Ｚn−Ｂ系ガラス粉末の粒度を二種に分類
し、粒度が分類した粉末の混合比が適切に調節のＡグリ
ーンシートと珪酸カルシウム(calcium cilicate)結晶
化ガラス粉末を用いたＢグリーンシートを製造した後、
上記両グリーンシートを交互に積層後低温において焼成
する方法の場合、高分子空隙形成原料の添加が無くと
も、内部に適当な大きさおよび量の閉塞気孔が形成さ
れ、絶縁性および耐湿性が優れ誘電率が低いのみなら
ず、特に、曲げ強度も優れた多層セラミック回路基盤を
より経済的に製造可能なることが判る。
【図１】 本発明による多層セラミック回路基盤を製造
する工程の概略図。
する工程の概略図。
【図２】 本発明により製造した多層セラミック回路基
盤の断面模式図。
盤の断面模式図。
【図３】 本発明により製造した更に他の多層セラミッ
ク回路基盤の断面模式図。
ク回路基盤の断面模式図。
【図４】 本発明により製造した多層セラミック基盤の
破断面に対するＳＥＭ写真。
破断面に対するＳＥＭ写真。
【図５】 本発明により製造した更に他の多層セラミッ
ク基盤の破断面に対するＳＥＭ写真。
ク基盤の破断面に対するＳＥＭ写真。
【図６】 Ａグリーンシートだけを用いた基盤の焼成温
度の変化による収縮率の変化を示すグラフ。
度の変化による収縮率の変化を示すグラフ。
【図７】 Ａ／Ｂグリーンシートを用いた基盤の焼成温
度の変化による収縮率の変化を示すグラフ。
度の変化による収縮率の変化を示すグラフ。
１，１１ 貫通孔 ２ 焼成体 ３ 孤立閉塞気孔 ４，１４ 導体電極 １２ セラミック絶縁層 １３ 多孔性セラミック絶縁層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０５Ｋ 3/12 ６１０ Ｃ０４Ｂ 35/16 Ｚ (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 3/46,1/03,3/12 C04B 35/16
Claims (10)
- 【請求項１】 平均粒径が９−２０μmの粉末:１０−５
０wt％および平均粒径が３μm以下の粉末:５０−９０wt
％からなるＰb−Ｚn−Ｂ系のガラス粉末:３０−７０wt
％と、セラミックス粉末:３０−７０wt％とを混合する
ステップと; 上記のように混合した混合物と有機バインダーを溶剤溶
媒に均一に分散させ粘度が３０００cps以下のスラリー
を製造するステップと; 上記スラリーを鋳造しグリーンシートを形成するステッ
プと; 上記グリーンシートの所定位置に貫通孔を形成した後、
導体電極を注入して、シート表面に導体電極を印刷する
ステップと; 導体電極を印刷した基盤を積層した後熱圧着するステッ
プと; 熱圧着したシートを脱バインダー後、６５０−７５０℃
において焼成するステップとを含む多層セラミック回路
基盤製造方法。 - 【請求項２】 上記Ｐb−Ｚn−Ｂ系ガラス粉末が、平均
粒径が９−２０μmの粉末:３０−５０wt％と、平均粒径
が３μm以下の粉末:５０−７０wt％とからなることを特
徴とする請求項１記載の多層セラミック回路基盤の製造
方法。 - 【請求項３】 セラミックスの粉末がＡl2Ｏ3粉末であ
ることを特徴とする請求項１記載の多層セラミック回路
基盤の製造方法。 - 【請求項４】 有機バインダーが、ＰＶＡ,ＰＶＢおよ
びアクリル樹脂からなるグループから選ばれた一種であ
ることを特徴とする請求項１記載の多層セラミック回路
基盤の製造方法。 - 【請求項５】 上記回路基盤は、絶縁抵抗が１０13Ωで
あり、誘電率が６.８以下であることを特徴とする請求
項１〜４のいずれかに記載の多層セラミック回路基盤の
製造方法。 - 【請求項６】 平均粒径が９−２０μmの粉末:１０−５
０wt％および平均粒径が３μm以下の粉末:５０−９０wt
％からなるＰb−Ｚn−Ｂ系ガラス粉末:３０−７０wt％
と、セラミックス粉末:３０−７０wt％とを混合するス
テップと; 上記のように混合した混合物と有機バインダーとを溶剤
溶媒に均一に分散させ、粘度が３０００cps以下のスラ
リーを製造するステップと; 上記スラリーをキャスティングしてグリーンシートを形
成するステップと; 上記グリーンシートの所定位置に貫通孔を形成するステ
ップと; 珪酸カルシウム結晶化ガラス粉末と有機バインダーとを
溶剤溶媒に均一に分散させ、粘度が３０００cps以下の
スラリーを製造した後、上記のようにグリーンシートを
形成し、グリーンシートの所定位置に貫通孔を形成する
ステップと; 上記のように形成したそれぞれの貫通孔に導体電極を注
入し、それぞれのシート表面に導体電極を印刷するステ
ップと; 上記のように導体電極を印刷した基盤を交互に積層した
後、熱圧着するステップと; 上記のように圧着したシートを脱バインダーした後、７
５０−９００℃で焼成するステップを含む低誘電率多層
セラミック回路基盤の製造方法。 - 【請求項７】 セラミックスの粉末がＡl2Ｏ3の粉末で
あることを特徴とする請求項６記載の多層セラミック回
路基盤の製造方法。 - 【請求項８】 有機バインダーが、ＰＶＡ,ＰＶＢおよ
びアクリル樹脂からなるグループから選ばれた一種であ
ることを特徴とする請求項６記載の多層セラミック回路
基盤の製造方法。 - 【請求項９】 上記回路基盤は、その直径が５−３０μ
mの孤立気孔を１０−４０vol％含有することを特徴とす
る請求項６記載の多層セラミック回路基盤の製造方法。 - 【請求項１０】 上記回路基盤は、絶縁抵抗が１０13Ω
以上であり、誘電率が７.０以下であり、そして曲げ強
度が少なくとも１７２０kgf／cm2以上であることを特徴
とする請求項６〜９のいずれかに記載の多層セラミック
回路基盤の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-23553 | 1995-07-31 | ||
| KR1019950023552A KR0173234B1 (ko) | 1995-07-31 | 1995-07-31 | 다층 세라믹 회로 기판의 제조방법 |
| KR1995-23552 | 1995-07-31 | ||
| KR1019950023553A KR0173233B1 (ko) | 1995-07-31 | 1995-07-31 | 저유전율 다층 세라믹 회로기판의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139574A JPH09139574A (ja) | 1997-05-27 |
| JP2787026B2 true JP2787026B2 (ja) | 1998-08-13 |
Family
ID=26631183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8201809A Expired - Fee Related JP2787026B2 (ja) | 1995-07-31 | 1996-07-31 | 低誘電率多層セラミック回路基盤の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5740603A (ja) |
| JP (1) | JP2787026B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3097569B2 (ja) | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
| JP3554962B2 (ja) * | 1999-10-28 | 2004-08-18 | 株式会社村田製作所 | 複合積層体およびその製造方法 |
| JP4671500B2 (ja) * | 2000-12-26 | 2011-04-20 | 京セラ株式会社 | 配線基板の製造方法 |
| JP3840921B2 (ja) * | 2001-06-13 | 2006-11-01 | 株式会社デンソー | プリント基板のおよびその製造方法 |
| AT503706B1 (de) * | 2006-06-07 | 2011-07-15 | Mikroelektronik Ges Mit Beschraenkter Haftung Ab | Schaltungsträger |
| KR101046134B1 (ko) * | 2007-12-27 | 2011-07-01 | 삼성전기주식회사 | 세라믹 기판 및 그 제조방법과 이를 이용한 전기장치 |
| WO2010047723A1 (en) * | 2008-10-20 | 2010-04-29 | Skyworks Solutions, Inc. | Magnetic-dielectric assemblies and methods of fabrication |
| US20130106030A1 (en) * | 2011-10-26 | 2013-05-02 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing ceramic electronic component |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4935584A (en) * | 1988-05-24 | 1990-06-19 | Tektronix, Inc. | Method of fabricating a printed circuit board and the PCB produced |
| JPH088416B2 (ja) * | 1988-10-25 | 1996-01-29 | 日本電気株式会社 | セラミック多層回路基板の製造方法 |
| JP3021586B2 (ja) * | 1990-09-17 | 2000-03-15 | 富士通株式会社 | 低誘電率セラミック基板とグリーンシートの製造方法 |
| US5073180A (en) * | 1991-03-20 | 1991-12-17 | International Business Machines Corporation | Method for forming sealed co-fired glass ceramic structures |
| JP2601128B2 (ja) * | 1992-05-06 | 1997-04-16 | 松下電器産業株式会社 | 回路形成用基板の製造方法および回路形成用基板 |
| US5480503A (en) * | 1993-12-30 | 1996-01-02 | International Business Machines Corporation | Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof |
-
1996
- 1996-07-26 US US08/687,838 patent/US5740603A/en not_active Expired - Fee Related
- 1996-07-31 JP JP8201809A patent/JP2787026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139574A (ja) | 1997-05-27 |
| US5740603A (en) | 1998-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3669255B2 (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
| US5593526A (en) | Process for preparing a multi-layer wiring board | |
| JP3226280B2 (ja) | 多層回路板の製造方法 | |
| US5337475A (en) | Process for producing ceramic circuit structures having conductive vias | |
| JP3666321B2 (ja) | 多層セラミック基板およびその製造方法 | |
| KR930002939B1 (ko) | 저유전 상수 및 저유전 손실을 갖는 결정성 조성물 | |
| US7722732B2 (en) | Thick film paste via fill composition for use in LTCC applications | |
| JPS63358A (ja) | 超小型電子技術装置の製造に使用する誘電率の低い材料、及びその製造方法 | |
| US5458709A (en) | Process for manufacturing multi-layer glass ceramic substrate | |
| KR100462289B1 (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
| KR960001354B1 (ko) | 다층 유리-세라믹 회로판의 제조방법 | |
| JP2787026B2 (ja) | 低誘電率多層セラミック回路基盤の製造方法 | |
| CN86102992A (zh) | 微电子线路用陶瓷基片及其制作方法 | |
| JPH0811696B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
| JPH025315B2 (ja) | ||
| KR940002032B1 (ko) | 그린쉬트 준비방법 | |
| JP4683743B2 (ja) | 配線基板の製造方法 | |
| JPH088416B2 (ja) | セラミック多層回路基板の製造方法 | |
| KR0173234B1 (ko) | 다층 세라믹 회로 기판의 제조방법 | |
| KR0173233B1 (ko) | 저유전율 다층 세라믹 회로기판의 제조방법 | |
| JPH07245482A (ja) | セラミック回路基板及びその製造方法 | |
| JPH06219820A (ja) | セラミック組成物、セラミック・グリーン・シートおよび製造方法 | |
| JP3216260B2 (ja) | 低温焼成セラミックス多層基板及びその製造方法 | |
| JPH1084056A (ja) | セラミック基板の製造方法 | |
| JP3047985B2 (ja) | 多層セラミック配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090529 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |