KR940022848A - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR940022848A KR940022848A KR1019940003992A KR19940003992A KR940022848A KR 940022848 A KR940022848 A KR 940022848A KR 1019940003992 A KR1019940003992 A KR 1019940003992A KR 19940003992 A KR19940003992 A KR 19940003992A KR 940022848 A KR940022848 A KR 940022848A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- redundant
- selection
- relief
- data line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/804—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout to prevent clustered faults
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
칩상에 여러개의 블럭으로 분할되어 배치된 메모리셀군 이외에 서브 메모리로서 용장 메모리셀군을 구비한 반도체 메모리로서, 특정한 블럭에 결함이 집중해도 이것을 구제하고, 1개의 용장 구제 단위 메모리 어레이가 구제할 수 있는 메모리 어레이의 범위를 변경하기 위해, 각 메모리매트의 칼럼 구제단위군중의 지정된 칼럼 구제단위 어레이에 결함이 없을 때에는 명령에 따라서 데이타로 부터의 신호를 출력하고, 결함이 있을 때에는 명령에 관계없이 데이타선으로 부터의 신호의 출력을 금지하는 제1의 데이타 선택수단, 용장 데이타선과 용장워드선에 접속된 용장메모리셀군이 칼럼 구제단위 어레이에 대응해서 배치된 용장 칼럼 구제단위 어레이를 여러개 갖는 용장 메모리블럭, 용장 메모리블럭의 용장 칼럼 구제단위 어레이군중의 용장칼럼 구제단위 어레이를 사용하지 않을 때에는 명령에 관계없이 용장 데이타선으로 부터의 신호의 출력을 금지하고, 지정된 용장 칼럼 구제단위 어레이를 사용할 때에는 명령에 따라서 용장 데이타선으로 부터의 신호를 출력하는 제2의 데이타 선택수단, 제1의 데이타선택수단에 의해 선택된 신호와 제2의 데이타 선택 수단에 의해 선택된 데이타중의 한쪽의 신호를 선택해서 출력하는 제3의 데이타 선택수단을 구비한다.
이러한 반도체 메모리를 사용하는 것에 의해, 특정한 메모리블럭내의 로우결함 또는 칼럼결함이 집중해서 발생해도 이것을 구제할 수 있으며, 구제의 자유도를 증가시킬 수 있고, 칩의 소비전류를 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시한 전체 구성도, 제2도는 메모리블럭과 용장 메모리블럭의 접속관계를 설명하기 위한 도면, 제3도는 제1의 실시예에 따른 회로도이다.
Claims (28)
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트, 상기 여러개의 메모리매드를 갖는 여러개의 메모리블럭, 각 메모리내의 구제용 칼럼단위 어레이군중의 지정된 구제용 칼럼 단위 어레이에 결함이 없으면 명령에 따라서 데이타선에서 공급된 신호를 전송하고, 결함이 있으면 상기 명령에 관계없이 상기 데이타선으로 부터의 신호의 출력을 금지하는 제1의 데이타 선택수단, 각각 용장 데이타선과 용장 워드선에 접속되어 있는 용장 메모리셀군이 상기 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭, 상기 용장 메모리블럭내의 상기 용장 칼럼 단위 어레이군 중의 상기 용장 칼럼 단위 어레이를 사용하고 있지 않으면 명령에 관계없이 용장 데이타선으로 부터의 신호의 출력을 금지하고, 지정된 용장 칼럼 단위 어레이를 사용하고 있으면 상기 명령에 따라서 상기 용장 데이타선에서 공급된 신호를 전송하는 제2의 데이타 선택수단 및 상기 제1의 데이타 선택수단에 의해 선택된 상기 신호 또는 상기 제2의 데이타 선택수단에 의해 선택된 데이타를 선택해서 전송하는 제3의 데이타 선택수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트, 상기 여러개의 메모리매드를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 답해서 각 구제용 칼럼 단위 어레이의 워드선군중의 지정된 워드선으로 메몰셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 칼럼 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따러서 발생된 신호군에 따라 각 메모리 매트의 구제용 칼럼 단위 어레이군중에서 어레이를 선택하기 위한 구제용 칼럼 단위 어레이 선택신호를 발생하는 여러개의 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 칼럼 단위 어레이에 결합이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 칼럼 단위 어레이를 결합이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로서 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 각 용장 메모리셀군이 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭, 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 워드선중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따러서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 데이타군중의 지정된 용장 데이타선으로 부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 칼럼 구제 단위 어레이군중에서 어레이를 선택하기 위한 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 용장 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 칼럼 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 칼럼 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력산을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트, 상기 여러개의 메모리매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 칼럼 단위 어레이 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 칼럼 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리매트의 구제용 칼럼 단위 어레이군중에서 어레이를 선택하기 위한 구제용 칼럼 단위 어레이 선택신호를 발생하는 여러개의 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 칼럼 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 칼럼 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 용장 메몰셀군이 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 각 용장 메모리블럭은 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택 신호에 응답해서 각 용장 칼럼 단위 어드레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로 부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 칼럼 구제 단위 어레이군 중에서 어레이를 선택하기 위한 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 용장 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 칼럼 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 칼럼 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력산을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단을 구비하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 칼럼단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 칼럼 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단,상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 칼럼 단위 어레이군중에서 어레이를 선택하기 위한 구제용 칼럼 단위 어레이 선택신호를 발생하는 여러개의 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 칼럼 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 칼럼 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로서 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 각 용장 메모리셀군이 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭, 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로 부터의 신호를전송하는 여러개의 용장 데이타선 선택수단,사익 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 용장 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 칼럼 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 칼럼 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택 수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로서 전송을 금지하는 여러개의 용장 데이타선 신호 전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단을 구비하는 반도체 메모리.
- 제2항, 제3항 및 제4항에 있어서, 각 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호, 칼럼선택신호 및 매트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 데이타선 기동신호를 전송하는 데이타선 선택디코더 및 상기 데이타선 선택 디코더에서 공급된 데이타선 기동신호에 응답해서 지정된 데이타선으로 부터의 신호를 전송하는 칼럼 스위치 회로를 포함하고, 각 용장 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호, 칼럼선택신호 및 매트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 데이타선 기동신호를 전송하는 용장 데이타선 선택 디코더 및 상기 용장 데이타선 선택 디코더에서 공급된 용장 데이타선 기동신호에 응답해서 지정된 용장 데이타선에서 공급된 신호를 전송하는 용장 칼럼 스위치회로를 포함하는 반도체 메모리.
- 제2항, 제3항 및 제4항에 있어서, 각 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 매트선택신호이 조합에 의한 논리중의 특정한 논리에 응답해서 칼럼 구제 단위 어레이 선택신호를 발생하는 어레이 선택 디코더를 포함하며, 상기 용장 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 매트선택신호의 조합에 의한 논리신호군의 신호선에 대응해서 배치된 여러개의 퓨즈, 상기 어드레스 신호에서 발생된 상기 블럭 선택신호와 상기 매트선택신호의 조합에 의한 논리신호군중의 논리신호를 받고, 상기 퓨즈가 차단되어 있지 않으면 그대로 상기 공급된 논리신호를 전송하고, 차단되어 있으면 상기 공급된 논리신호의 논리를 반전해서 전송하는 여러개의 게이트회로, 각 게이트회로에서 공급돈 상기 논리신호를 받고, 상기 논리신호군의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 어레이 선택 디코더를 포함하는 반도체 메모리.
- 제2항, 제3항 및 제4항에 있어서, 각 워드선 선택수단은 여러개의 워드선을 동시에 선택하기 위한 신호로서 상기 어드레스신호에서 발생된 상기 블럭선택신호와 상기 메트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 메인 워드선 선택 명령신호를 전송하는 메인 워드선 선택 디코더, 상기 메인 워드선 선택 명령신호에 응답해서 지정된 메인 워드선으로 메인 워드선 구동신호를 전송하는 메인 워드 드라이버 회로, 하나의 워드선을 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 매트선택신호 및 로우 선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 서브 워드선 선택 명령 신호를 전송하는 서브 워드선 선택 디코더 및 상기 메인 워드선 구동신호와 상기 서브 워드선 선택 명령신호에 응답해서 지정된 워드선군으로 메모리셀 구동신호를 전송하는 서브 드라이버회로를 포함하고, 각 용장워드선 선택수단은 여러개의 용장 워드선을 동시에 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭서택신호와 상기 메인 워드선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 메인 워드선 선택 명령신호를 전송하는 용장 메인 워드선 선택 디코더, 상기 용장 메인 워드선 선택 명령신호에 응답해서 지정된 용장 메인 워드선으로 용장메인 워드선 구동신호를 전송하는 용장 메인 드라이버회로, 하나의 용장 워드선을 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 매트 선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서용장 서브 워드선 선택 명령신호를 전송하는 용장 서브 워드선 선택 디코더 및 상기 용장 메인 워드선 구동신호와 상기 용장 서브 워드선 선택 명령신호에 응답해서 지정된 용장 워드선군으로 메모리셀 구동신호를 전송하는 용장 서브 드라이버회로를 포함하는 반도체 메모리.
- 제2항, 제3항 및 제4항에 있어서, 각 데이타선 신호전송 제어수단은 전원에 접속된 퓨즈, 상기 퓨즈가 차단되어 있으면 상기 구제용 칼럼 단위 어레이에 결함이 있다는 것을 나타내는 결함신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 구제용 칼럼 단위 어레이에 결함이 없다는 것을 나타내는 무결함신호를 전송하는 결함판정회로, 상기 결함 판정회로에서 상기 무결함신호가 발생되어 있는 조건하에서만 상기 칼럼 구제 단위어레이 선택신호에 응답해서기동제어신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 제어신호 발생회로,상기 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 데이타선에서 공급된 신호를 메인 데이타 출력선으로 전송하고, 상기 오프신호에 응답해서 상기 데이타선에서 상기 메인데이타 출력선으로의 신호의 전송을 금지하는 신호전송 제어회로를 포함하고, 각 용장 데이타선 신호전송 제어수단은 상기 퓨즈가 차단되어 있으면 상기 용장 칼럼 단위 어레이의 상용을 명령하는 어레이 사용 명령신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 용장 칼럼 단위 어레이의 사용을 금지하는 어레이 사용 금지신호를 전송하는 어레이 사용 판정회로, 상기 어레이 사용 판정회로에서 상기 어레이 사용 명령신호가 발생되어 있는 조건하에서만 상기 용장 칼럼 구제 단위 어레이 선택신호에 응답해서 기동신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 용장 제어신호 발생회로 및 상기 용장 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 용장 데이타선에서 공급된 신호를 사익 용장 데이타 출력선으로 전송하고, 상기 오프제어신호에 응답해서 상기 용장 데이타선에서 상기 용장 데이타 출력선으로의 신호의 전송을 금지하는 용장 신호전송 제어회로를 포함하는 반도체 메모리.
- 제2항, 제3항 및 제4항에 있어서, 각 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호, 칼럼선택신호 및 매트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 데이타선 기동신호를 전송하는 데이타선 선택 디코더 및 상기 데이타선 선택 디코더에서 공급된 데이타선 기동신호에 응답해서 지정된 데이타선으로 부터의 신호를 전송하는 칼럼 스위치회로를 포함하고, 각 용장 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스에서 발생된 상기 블럭선택신호, 칼럼선택신호 및 매트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 데이타선 기동신호를 전송하는 용장 데이타선 선택 디코더 및 상기 데이타선 선택 디코더에서 공급된 용장 데이타선 기동신호에 응답해서 지정된 용장 데이타선에서 공급된 신호를 전송하는 용장 칼럼스위치회로를 포함하며, 각 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스에서 발생된 상기 블럭선택신호와 상기 매트선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 칼럼 용장 단위 어레이 선택신호를 발생하는 어레이 선택 디코더를 포함하고, 상기 용장 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스에서 발생된 상기 블럭서택신호와 상기 매트선택신호의 조합에 의한 논리신호군의 신호군에 대응해서 배치된 여러개의 퓨즈, 상기 어드레스에서 발생된 상기 블럭선택신호와 상기 매트선택신호의 조합에 의한 논리신호군의 신호군중의 논리신호를 받고, 상기 퓨즈가 차단되어 있지 않으면 그대로 상기 공급된 논리신호를 전송하고, 상기 퓨즈가 차단되어 있으면 상기 공급된 논리신호의 논리를 반전해서 전송하는 여러개의 게이트회로 및 각 게이트회로에서 공급된 상기 논리신호를 받고, 상기 논리신호군의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 어레이 선택 디코더를 포함하며, 각 워드선 선택수단은 여러개의 용장 워드선을 동시에 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 메인 워드 선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 메인 워드선 선택 명령신호를 전송하는 메인 워드선 선택 디코더, 상기 메인 워드선 선택 명령신호에 응답해서 지정된 용장메인 워드선으로 용장 메인 워드선 구동신호를 전송하는 용장 메인 드라이버회로, 하나의 워드선을 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 매트선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 서브 워드선 선택 명령신호를 전송하는 서브 워드선 선택 디코더 및 상기 메인 워드선 구동신호와 상기 용장 서브 워드선 선택 명령신호에 응답해서 지정된 용장 워드선군으로 메모리셀 구동신호를 전송하는 서브 드라이버회로를 포함하고, 각 용장 워드선 선택수단은 여러개의 용장 워드선을 동시에 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 메인 워드 선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 메인 워드선 선택 명령신호를 전송하는 용장 메인 워드선 선택 디코더, 상기 용장 메인 워드선 선택 명령신호에 응답해서 지정된 용장메인 워드선으로 용장메인 워드선 구동신호를 전송하는 용장 메인 드라이버회로, 하나의 용장 워드선을 선택하기 위한 신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 매트선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 서브 워드선 선택 명령신호를 전송하는 용장 서브 워드선 선택 디코더 및 상기 용장 메인 워드선 구동신호와 상기 용장 서브 워드선 선택 명령신호에 응답해서 지정된 용장 워드선군으로 메모리셀 구동신호를 전송하는 용장 서브 드라이버회로를 포함하며, 각 데이터선 신호전송 제어수단은 전원에 접속된 퓨즈, 상기 퓨즈가 차단되어 있으면 상기 구제용 칼럼 단위 어레이에 결합이 있다는 것을 나타내는 결함신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 구제용 칼럼 단위 어레이를 결함이 없다는 것을 나타내는 무결함신호를 전송하는 결함판정회로, 상기 결함 판정회로에서 상기 무결합신호가 발생되어 있는 조건하에서만 상기 칼럼 구제 단위어레이 선택신호에 응답해서 기동제어신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 제어신호 발생회로, 상기 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 데이타선에서 공급된 신호를 메인 데이타 출력선으로 전송하고, 상기 오프신호에 응답해서 상기 데이타선에서 상기 메인데이타 출력선으로의 신호의 전송을 금지하는 신호전송 제어회로를 포함하고, 각 용장 데이타선 신호전송 제어수단은 상기 퓨즈가 차단되어 있으면 상기 용장 칼럼 단위 어레이의 사용을 명령하는 어레이 사용 명령신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 용장 칼럼 단위 어레이의 사용을 금지하는 어레이 사용 금지 신호를 전송하는 어레이 사용 판정회로,상기 어레이 사용 판정 회로에서 상기 어레이 사용 명령신호가 발생되어 있는 조건하에서만 상기 용장 칼럼 구제 단위 어레이 선택신호에 응답해서 기동신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 용장 제어신호 발생회로 및 상기 용장 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 용장 데이타선에서 공급된 신호를 상기 용장 데이타 출력선으로 전송하고, 상기 오프제어신호에 응답해서 상기 용장 데이타선에서 상기 용장 데이타 출력선으로서 신호의 전송을 금지하는 용장 신호전송 제어회로를 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 로우 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리매트를 갖는 여러개의 메모리블럭, 각 메모리내의 구제용 롱 단위 어레이군중의 지정된 구제용 로우 단위 어레이에 결함이 없으면 명령에 따라서 데이타선에서 공급된 신호를 전송하고, 결함이 있으면 상기 명령에 관계없이 상기 데이타선으로 부터의 신호의 출력을 금지하는 제1의 데이타 선택수단, 각각 용장 데이타선과 용장 워드선에 접속되어 있는 용장 메모리셀군이 상기 구제용 로우 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭, 상기 용장 메모리블럭내의 상기 용장 로우 단위 어레이군중의 상기 용장 로우 단위 어레이를 사용하고 있지 않으면 명령에 관계없이 용장 데이타선으로 부터의 신호의 출력을 금지하고, 지정된 용장 로우 단위 어레이를 사용하고 있으면 상기 명령에 따라서 상기 용장 데이타선에서 공급된 신호를 전송하는 제2의 데이타 선택수단 및 상기 제1의 데이타 선택수단에 의해 선택된 상기 신호 또는 상기 제2의 데이타 선택수단에 의해 선택된 데이타를 선택해서 전송하는 제3의 데이타 선택수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메몰셀군과 워드선이 배치되어 있는 여러개의 구제용 로우 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 로우 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러 개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 로우 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 로우 단위 어레이군 중에서 어레이를 선택하기 위한 구제용 로우 단위 어레이 선택신호를 발생하는 여러개의 로우 구제 단위 어레이 선택신호 발생수단, 상기 로우 구제 단위 어레이 선택신호에 응답해서상기 지정된 구제용 로우 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 로우 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로서 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 각 용장 메모리셀군이 구제용 로우 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭, 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 워드선중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로 부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로 부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 로우 구제 단우 어레이군 중에서 어레이를 선택하기 위한 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 로우 구제 단위 어레이 선택신호 발생수단, 상기 용장 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 로우 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 로우 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 로우 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리매트를 갖는 메모리매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 로우 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 로우 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리매트의 구제용 로우 단위 어레이군중에서 어레이를 위한 구제용 로우 단위 어레이 선택신호를발생하는 여러개의 로우 구제 단위 어레이 선택신호 발생수단, 상기 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 로우 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 로우 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 용장 메모리셀군이 구제용 로우 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 각 용장 메모리블럭은 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군 중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레이 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 로우 구제 단우 어레이군 중에서 어레이를 선택하기 위한 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 로우 구제 단위 어레이 선택신호 발생수단, 상기 용장 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 로우 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 로우 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로서 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선을 접속하는 데이타 출력선 선택수단을 구비하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 로우단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리 매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 로우 단위 어드레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 로우 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 로우 단위 어레이군중에서 어레이를 선택하기 위한 구제용 로우 단위 어레이 선택신호를 발생하는 여러개의 로우 구제 단위 어레이 선택신호 발생수단, 상기 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 로우 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 로우 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로서 전송을 금지하는 여러개의 테이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 용장 메모리셀군이 구제용 로우 단위 어레이에 대응해서 배치되어 잇는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군 중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 로우 구제 단위 어레이구중에서 어레이를 선택하기 위한 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 로우 구제 단위 어레이 선택신호 발생수단, 상기 용장 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 로우 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택돈 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 로우 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단을 구비하는 반도체 메모리.
- 제11항, 제12항 및 제13항에 있어서, 각 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호와 칼럼선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 데이타선기동신호를 전송하는 데이타선 선택 디코더 및 상기 데이타선 선택 디코더에서 공급된 데이타선 기동신호에 응답해서 지정된 데이타선으로부터의 신호를 전송하는 칼럼 스위치회로를 포함하고, 각 용장 데이타선 선택 수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호, 칼럼선택신호 및 매트선택시호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 데이타선 기동신호를전송하는 용장 데이터선 선택 디코더 및 상기 용장 데이타선 선택 디코더에서 공급된 용장 데이타선 기동신호에 응답해서 지정된 용장 데이타선에서 공급된 신호를 전송하는 용장 컬럼 스위치회로를 포함하는 반도체 메모리.
- 제11항, 제12항 및 제13항에 있어서, 각 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 구제 단위 선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 칼럼 구제 단위 어레이 선택신호를 발생하는 어레이 선택 디코더를 포함하며, 상기 용장 칼럼 구제 단위 어레이 선택신호 발생수단은 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 매트 선택신호의 조합에 의한 논리신호군의 신호선에 대응해서 배치된 여러개의 퓨즈, 상기 어드레스 신호에서 발생된 상기 블럭선택신호와 상기 매트선택신호의 조합에 의한 논리신호군중의 논리신호를 받고, 상기 퓨즈가 차단되어 있지 않으면 그대로 상기 공급된 논리신호를 전송하고, 차단되어 있으면 상기 공급된 논리신호의 논리를 반전해서 전송하는 여러개의 게이트회로, 각 게이트회로에서 공급된 상기 논리신호를 받고, 상기 논리신호군의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 어레이 선택 디코더를 포함하는 반도체 메모리.
- 제11항, 제12항 및 제13항에 있어서, 각 워드선 선택수단은 워드선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호, 용장 단위 선택신호 및 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 워드선 기동신호를 전송하는 워드선 선택디코더 및 상기 워드선 기동신호에 응답해서 지정된 워드선으로 메모리셀 구동신호를 전송하는 드라이버회로를 포함하고, 각 용장 데이타선 선택수단은 용장 워드선 선택신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 구제 단위 선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 워드선 기동신호를 전송하는 용장 워드선 선택 디코더 및 상기 용장 워드선 기동신호에 응답해서 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 용장 드라이버회로를 포함하는 반도체 메모리.
- 제11항, 제12항 및 제13항에 있어서, 각 데이타선 신호전송 제어수단은 전원에 접속된 퓨즈, 상기 퓨즈가 차단되어 있으면 상기 구제용 로우 단위 어레이에 결함이 있다는 것을 나타내는 결함신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 구제용 로우 단위 어레이에 결함이 없다는 것을 나타내는 무결함신호를 전송하는 결함판정회로, 상기 결함 판정회로에서 상기 무결함신호가 발생되어 있는 조건하에서만 상기 로운 구제단위 어레이 선택신호에 응답해서 기동제어신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 제어신호 발생회로, 상기 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 데이타선에서 공급된 신호를 메인 데이타 출력선으로 전송하고, 상기오프신호에 응답해서 상기 데이타선에서 상기 메인데이타 출력선으로의 신호의 전송을 금지하는 신호전송 제어회로를 포함하고, 각 용장 데이타선 신호전송 제어수단은 상기 퓨즈가 차단되어 있으면 상기 용장 로우 단위 어레이의 상용을 명령하는 어레이 사용 명령신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 용장 로우 단위 어레이의 사용을 금지하는 어레이 사용 금지신호를 전송하는 어레이 사용 판정회로, 상기 어레이 사용 판정회로에서 상기 어레이 사용 명령신호가 발생되어 있는 조건하에서만 상기 용장 로우 구제 단위 어레이 선택신호에 응답해서 기동신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 용장 제어신호 발생회로 및 상기 용장 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 용장 데이타선에서 공급된 신호를 상기 용장 데이타 출력선으로 전송하고, 상기 오프제어신호에 응답해서 상기 용장 데이타선에서 상기 용장 데이타 출력선으로의 신호의 전송을 금지하는 용장 신호전송 제어회로를 포함하는 반도체 메모리.
- 제11항, 제12항 및 제13항에 있어서, 각 데이타선 선택수단은 데이타선 선택신호로서 상기 어드레스 신호에서 발생된 블럭선택신호와 칼럼선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 데이타선기동신호를 전송하는 데이타선 선택 디코더 및 상기 데이타선 선택 디코더에서 공급된 데이타선 기동신호에 응답해서 지정된 데이타선으로부터의 신호를 전송하는 칼럼 스위치회로를 포함하고, 각 용장 데이타선 선택 수단은 데이타선 선택신호로서 상기 어드레스에서 발생된 상기 블럭선택신호와 칼럼선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 데이타선 기동신호를 전송하는 용장 데이터선 선택 디코더 및 상기 데이타선 선택 디코더에서 공급된 용장 데이타선 기동신호에 응답해서 지정된 용장 데이타선에서 공급된 신호를 전송하는 용장 칼럼 스위치회로를 포함하며, 각 로우 구제 단위 어레이 선택신호 발생수단은 상기 어드레스에서 발생된 상기 블럭선택신호와 상기 용장 단위 선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 로우 구제 단위 어레이 선택신호를 발생하는 어레이 선택 디코더를 포함하고, 상기 용장 로우 구제 단위 어레이 선택신호 발생수단은 상기 어드레스에서 발생된 상기 블럭선택신호와 상기 매트선택신호의 조합에 의한 논리신호군의 신호군에 대응해서 배치된 여러개의 퓨즈, 상기 어드레스에서 발생된 상기 블럭 선택신호와 상기 구제 단위 선택신호의 조합에 의한 논리신호군의 신호군중의 논리신호를 받고, 상기 푸즈가 차단되어 있지 않으면 그대로 상기 공급된 논리신호를 전송하고, 상기 퓨즈가 차단되어 있으면 상기 공급된 논리신호의 논리를 반전해서 전송하는 여러개의 게이트회로 및 각 게이트회로에서 공급된 상기 논리신호를 받고, 상기 논리신호군의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 어레이 선택 디코더를 포함하며, 각 워드선 선택수단은 워드선 선택신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 구제 단위 선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 워드선 기동신호를 전송하는 워드선 선택 디코더 및 상기 워드선 기동신호에 응답해서 지정된 워드선으로 메모리셀 구동신호를 전송하는 드라이버회로를 포함하며, 각 용장 워드선 선택신호로서 상기 어드레스 신호에서 발생된 상기 블럭선택신호, 상기 구제 단위 선택신호 및 상기 로우선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 용장 워드선 기동신호를 전송하는 용장 워드선 선택 디코더 및 상기 용장 워드선 기동신호에 응답해서 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 용장 드라이버회로를 포함하며, 각 데이타선 신호전송 제어수단은 전원에 접속된 퓨즈, 상기 퓨즈가 차단되어 있으면 상기 구제용 로우 단우 어레이에 결함이 있다는 것을 나타내는 결함신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 구제용 로우 단위 어레이에 결함이 없다는 것을 나타내는 무결함신호를 전송하는 결함판정회로, 상기 결함 판정회로에서 상기 무결함신호가 발생되어 있는 조건하에서만 상기 로우구제 단위 어레이 선택신호에 응답해서 기동제어신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 제어신호 발생회로 및 상기 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 데이타선에서 공급된 신호를 메인 데이타 출력선으로 전송하고, 상기 오프신호에 응답해서 상기 데이타선에서 상기 메인 데이타 출력선으로의 신호의 전송을 금지하는 신호전송 제어회로를 포함하고, 각 용장 데이타선 신호전송 제어수단은 상기 퓨즈가 차단되어 있으면 사익 용장 로우 단위 어레이의 사용을 명령하는 어레이 사용 명령신호를 전송하고, 상기 퓨즈가 차단되어 있지 않으면 상기 용장 로우 단위 어레이의 사용을 금지하는 어레이 사용금진신호를 전송하는 어레이 사용 판정회로, 상기 어레이 사용 판정회로에서 상기 어레이 사용 명령신호가 발생되어 있는 조건하에서만 상기 용장 로우 구제 단우 어레이 선택신호에 응답해서 기동신호를 전송하고, 그 이외의 경우에는 오프신호를 전송하는 용장 제어신호 발생회로 및 상기 용장 제어신호 발생회로에서 공급된 상기 기동제어신호에 응답해서 상기 용장 데이타선에서 상기 용장 데이타 출력선으로의 신호의 전송을 금지하는 용장 신호전송 제어회로를 포함하는 반도체 메모리.
- 제8항, 제9항, 제17항 및 제18항에 있어서, 각 데이타선 신호전송 제어수단은 상기 신호전송 제어 회로의 출력측에 이미터 폴로워회로 또는 컬렉터 폴로워회로를 구성하는 바이폴라 트랜지스터를 갖고, 바이 폴라 트랜지스터의 이미터 또는 컬렉터의 출력은 와이어드 오아 방식으로 접속되어 있으며, 각 용장 데이터선 신호전송 제어수단은 상기 용장 신호전송 제어회로의 출력측에 이미터 폴로워회로 또는 컬렉터 폴로워회로를 구성하는 바이폴라 트랜지스터를 갖고, 바이폴라 트랜지스터의 이미터 또는 컬랙터의 출력은 와이어드 오아 방식으로 접속되어 있는 반도체 메모리.
- 제1항, 제2항, 제3항, 제4항, 제10항, 제11항, 제12항 및 제13항에 있어서, 상기 용장 메모리블럭이 다른 메모리브럭보다 상기 데이타출력선 선택수단에 더 인접해서 배치되어 있는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리 매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 칼럼 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 칼럼 단우 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 칼럼 단위 어레이 군중에서 어레이를 선택하기 위한 구제용 칼럼 단위 어레이 선택신호를 발생하는 여러개의 컬럼 구제 단위 어레이 선택신호 발생수단, 상기 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 컬럼 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 칼럼 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 각 용장 메모리셀군이 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭, 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 워드선중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 칼럼 구제 단위 어레이군중에서 어레이를 선택하기 위한 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 칼럼 구제 단위 어레이 선택신호 발생수단, 상기 용장 카럼 구제 다누이 어레이 선택신호에 응답해서 상기 지정된 용장 칼럼 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 칼럼 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단 및 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단, 상기 어드레스 신호에 따라서 상기 용장 메모리블럭군이 구제할 수 있는 범위를 결정하는 구제 영역 선택신호를 발생하는 구제 영역 선택신호 발생수단, 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 워드선 선택수단이 선택동장을 실행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적을 중지시키는 여러개의 용장 워드선 선택동작 제어수단, 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 데이타선 선택수단이 선택동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적으로 중지시키는 여러개의 용장 데이타선 선택동작 제어수단 및 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 칼럼 구제 단위 어레이 선택신호 발생수단이 발생동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 발생동작을 강제적으로 중지시키는 여러개의 용장 칼럼 구제 단위 어레이 선택신호 발생동작 제어수단으로 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리 매트를 갖는 여러개으 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 칼럼 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 칼럼 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 칼럼 단위 어레이군중에서 어레이를 선택하기 위한 구제용 칼럼 단위 어레이 선택신호를 발생하는 여러개의 컬럼 구제 단위 어레이 선택신호 발생수단, 상기 칼럼 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 칼럼 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 칼럼 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선을 접속된 용장 메모리셀군이 구제용 칼럼 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 칼럼 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 상기 용장 메모리블럭은 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 칼럼 단위 어레이의 용장 데이타선군 중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 칼럼 구제 단위 어레이 군중에서 어레이를 선택하기 위한 용장 칼럼 구제 단위 어레이 선택신호를 발생하는 용장 컬럼 구제 단위 어레이 선택신호 발생수단, 상기 용장 컬럼 구제 어레이 선택신호에 응답해서 상기 지정된 용장 칼럼 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 칼럼 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단, 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력산을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단, 상기 어드레스 신호에 따라서 상기 용장 메모리블럭군이 구제 할 수 있는 범위를 결정하는 구제 영역 선택신호를 발생하는 구제 영역 선택신호 발생수단, 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정돈 용장 워드선 선택수단이 선택동작을 시행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적으로 중지시키는 여러개의 용장 워드선 선택동작 제어수단 및 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 칼럼 구제 단위 어레이 선택신호 발생 수단이 발생동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 발생동작을 강제적으로 중지시키는 여러개의 용장 칼럼 구제 단위 어레이 선택신호 발생동작 제어수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 로우 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리 매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 로우 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 로우 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 각 메모리 매트의 구제용 로우 단위 어레이군중에서 어레이를 선택하기 위한 구제용 로우 단위 어레이 선택신호를 발생하는 여러개의 로우 구제 단위 어레이 선택신호 발생수단, 상기 로운 구제 단위 어레이 선택신호에 응답해서 상기 지정된 구제용 로우 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 로우 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 용장 메모리셀군이 구제용 로우단위 어레이에 대응해서 배치되어 있는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 각 용장 메모리블럭은 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 로우 구제 단위 어레이군중에서 어레이를 선택하기 위한 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 로우 구제 단위 어레이 선택신호 발생수단, 상기 용장 로우 구제 단우 어레이 선택신호에 응답해서 상기 지정된 용장 로우 단위 어레이를 상용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 로우 단위 어레이을 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단, 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단, 상기 어드레스 신호에 따라서 상기 용장 메모리블럭군이 구제할 수 있는 범위를 결정하는 구제 영역 선택신호를 발생하는 구제영역 선택신호 발생수단, 상기 구제 영역 선택 신호가 발생되어 있는 조건하에서만 지정된 용장 워드선 선택수단이 선택동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적으로 중지시키는 여러개의 용장 워드선 선택동작 제어수단, 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 데이타선 선택수단이 선택동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적으로 중지시키는 여러개의 용장 데이타선 선택동작 제어수단 및 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정된 용장 로우 구제 단위 어레이 선택신호 발생수단이 발생동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 발생동작을 강제적으로 중지시키는 여러개의 용장 로우 구제 단우 어레이 선택신호 발생동작 제어수단을 포함하는 반도체 메모리.
- 데이타선에 접속된 메모리셀군과 워드선이 배치되어 있는 여러개의 구제용 칼럼 단위 어레이를 갖는 여러개의 메모리 매트 상기 여러개의 메모리 매트를 갖는 여러개의 메모리블럭, 어드레스 신호에 따라서 발생된 특정한 워드선 선택신호에 응답해서 각 구제용 로우 단위 어레이의 워드선군중의 지정된 워드선으로 메모리셀 구동신호를 전송하는 여러개의 워드선 선택수단, 어드레스 신호에 따라서 발생된 특정한 데이타선 선택수단에 응답해서 각 구제용 로우 단위 어레이의 데이타선군중의 지정된 데이타선의 신호를 전송하는 여러개의 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라각 메모리 매트의 구제용 로우 단위 어레이군중에서 어레이를 선택하기 위한 구제용 로우 단위 어레이 선택신호를 발생하는 여러개의 로우 구제 단위 어레이에 결함이 없으면 각 데이타선 선택수단에 의해 선택된 신호를 메인 데이타 출력선으로 전송하고, 상기 지정된 구제용 로우 단위 어레이에 결함이 있으면 상기 각 데이타선 선택수단에 의해 선택된 신호의 상기 메인 데이타 출력선으로의 전송을 금지하는 여러개의 데이타선 신호전송 제어수단, 용장 데이타선과 용장 워드선에 접속된 용장 메모리셀군이 구제용 로우 단위 어레이에 대응해서 배치되어 있는 여러개의 용장 로우 단위 어레이를 갖는 용장 메모리블럭군을 포함하며, 각 용장 메모리블럭은 상기 어드레스 신호에 따라서 발생된 지정된 용장 워드선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 워드선군중의 지정된 용장 워드선으로 메모리셀 구동신호를 전송하는 여러개의 용장 워드선 선택수단, 상기 어드레스 신호에 따라서 발생된 지정된 용장 데이타선 선택신호에 응답해서 각 용장 로우 단위 어레이의 용장 데이타선군중의 지정된 용장 데이타선으로부터의 신호를 전송하는 여러개의 용장 데이타선 선택수단, 상기 어드레스 신호에 따라서 발생된 신호군에 따라 상기 용장 메모리블럭의 용장 로우 구제 단위 어레이군중에서 어레이를 선택하기 위한 용장 로우 구제 단위 어레이 선택신호를 발생하는 용장 로우 구제 단위 어레이 선택신호 발생수단, 상기 용장 로우 구제 단위 어레이 선택신호에 응답해서 상기 지정된 용장 로우 단위 어레이를 사용할 때에는 각 용장 데이타선 선택수단에 의해 선택된 신호를 용장 데이타 출력선으로 전송하고, 상기 지정된 용장 로우 단위 어레이를 사용하지 않을 때에는 각 용장 데이타선 선택수단에 의해 선택된 상기 신호의 용장 데이타 출력선으로의 전송을 금지하는 여러개의 용장 데이타선 신호전송 제어수단, 각 용장 데이타선 신호전송 제어수단에 접속되어 있는 상기 용장 데이타 출력선을 각각 지정된 메인 데이타 출력선에 접속하는 데이타 출력선 선택수단, 상기 어드레스 신호에 따라서 상기 용장 메모리블럭군이 구제할 수 있는 범위를 결정하는 구제 영역 선택신호를 발생하는 구제 영역 선택신호 발생수단, 상기 구제 영역 선택 신호가 발생되어 있는 조건하에서만 지정 용장 워드선 선택수단이 선택동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 선택동작을 강제적으로 중지시키는 여러개의 용장 워드선 선택동작 제어수단 및 상기 구제 영역 선택신호가 발생되어 있는 조건하에서만 지정 용장 로우 구제 단위 어레이 선택신호 발생수단이 발생동작을 실행할 수 있게 하고, 그 이외의 경우에는 상기 발생동작을 강제적으로 중지시키는 여러개의 용장 로우 구제 단위 어레이 선택신호 발생동작 제어수단을 포함하는 반도체 메모리.
- 제21항, 제22항, 제23항 및 제24항에 있어서, 각 구제 영역 선택신호 발생수단이 상기 전원에 접속된 여러개의 퓨즈, 상기 각 퓨즈가 차단되어 있는지 아닌지에 따라서 다른 신호를 발생하는 여러개의 신호발생 회로 및 각 신호발생회로에서 공급된 신호와 상기 어드레스 신호에서 발생된 상기 블럭선택신호의 조합에 의한 논리중의 특정한 논리에 응답해서 구제 영역 선택신호를 발생하는 구제 영역 선택신호 발생회로를 포함하는 반도체 메모리.
- 각각 블럭마다 데이타를 지정하는 메모리셀군이 배치되어 있는 여러개의 용장 구제 단위 어레이를 갖는 여러개의 메모리블럭, 각각 데이타를 저장하는 용장 메모리셀군이 배치되어 있는 여러개의 용장 구제 단위 어레이를 갖는 여러개의 용장 메모리블럭, 각 메모리블럭내의 지정된 구제 단위 어레이의 메모리셀을 액세스하는 액세스수단, 상기 메모리블럭중의 어느 하나에 결함이 발생했으면 결함이 발생한 상기 메모리블럭의 구제 단위 어레이에 대응하는 용장 구제 단위 어레이를 지정하는 용장 구제 단위 어레이 지정수단, 각 메모리블럭에서 데이타를 전송하는 경우 상기 지정된 구제 단위 어레이에 결함이 없으면 상기 액세스 수단이 액세스한 상기 지정된 구제 단위 어레이에서 공급된 데이타를 그대로 전송하고, 상기 지정된 구제 단위 어레이에 결함이 발생했으면 상기 용장 구제 단위 어레이 지정 수단에 의해 상기 지정된 용장 구제 단위 어레이에서 공급된 데이타를 선택해서 전송하는 데이타 선택수단을 포함하는 반도체 메모리.
- 각각 블럭마다 데이타를 저장하는 메모리셀군이 배치되어 있는 여러개의 카럼 구제 단위 어레이를 갖는 여러개의 메모리블럭, 각각 데이타를 저장하는 용장 메모리셀군이 배치되어 있는 여러개의 용장 칼럼 구제 단위 어레이를 갖는 여러개의 용장 메모리블럭, 각 메모리블럭내의 지정된 칼럼 구제 단위 어레이의 메모리셀을 액세스하는 액세스수단, 상기 메모리블럭중의 어느 하나에 결함이 발생했으면 결함이 발생한 상기 메모리블럭의 칼럼 구제 단위 어레이에 대응하는 용장 칼럼 구제 단위 어레이를 지정하는 용장 구제 단위 어레이 지정수단 및 각 메모리블럭에서 데이타를 전송하는 경우 상기 지정된 칼럼 구제 단위 어레이에 결함이 없으면 상기 액세스 수단에 의해 액세스된 상기 지정된 컬럼 구제 단위 어레이에서 공급된 데이타를 그래도 전송하고, 상기 지정된 칼럼 구제 단위 어레이에 결함이 발생했으면 상기 용장 구제 단위 어레이 지정 수단이 지정한 상기 용장 칼럼 구제 단위 어레이에서 공급된 데이타를 선택해서 전송하는 데이타 선택수단을 포함하는 반도체 메모리.
- 각각 블럭마다 데이타를 저장하는 메모리셀군이 배치되어 있는 여러개의 로우 구제 단위 어레이를 갖는 여러개의 메모리블럭, 각각 데이타를 저장하는 용장 메모리셀군이 배치되어 있는 여러개의 용장 로우 구제 단위 어레이를 갖는 여러개의 용장 메모리블럭, 각 메모리블럭내의 지정된 로우 구제 단위 어레이의 메모리셀을 액세스하는 액세스수단, 상기 메모리블럭중의 어느 하나에 결함이 발생했으면 결함이 발생한 상기 메모리블럭의 로우 구제 단위 어레이에 대응하는 용장 로우 구제 단위 어레이를 지정하는 용장 구제 단위 어레이 지정 수단 및 각 메모리블럭에서 데이타를 전송하는 경우 상기 지정된 로우 구제 단위 어레이에 결함이 없으면 상기 액세스 수단에 의해 액세스된 상기 지정돈 로우 구제 단우 어레이에서 공급된 데이타를 그대로 전송하고, 상기 지정된 로우 구제 단위 어레이에 결함이 발생했으면 상기 용장 구제 단위 어레이 지정 수단이 지정한 상기 용장 로우 구제 단위 어레이에서 공급된 데이타를 선택해서 전송하는 데이타 선택수단을 포함하는 반도체 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4236293 | 1993-03-03 | ||
| JP93-42362 | 1993-03-03 | ||
| JP93-206372 | 1993-08-20 | ||
| JP5206372A JP3020077B2 (ja) | 1993-03-03 | 1993-08-20 | 半導体メモリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940022848A true KR940022848A (ko) | 1994-10-21 |
| KR100311185B1 KR100311185B1 (ko) | 2001-12-15 |
Family
ID=26382027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940003992A KR100311185B1 (ko) | 1993-03-03 | 1994-03-02 | 반도체메모리 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5392246A (ko) |
| JP (1) | JP3020077B2 (ko) |
| KR (1) | KR100311185B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232298B1 (ko) * | 2005-08-10 | 2013-02-13 | 소니 주식회사 | 반도체 집적회로 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0119888B1 (ko) * | 1994-04-11 | 1997-10-30 | 윤종용 | 반도체 메모리장치의 결함구제방법 및 그 회로 |
| JPH08180698A (ja) * | 1994-12-22 | 1996-07-12 | Toshiba Corp | 半導体記憶装置 |
| JP4766961B2 (ja) * | 1995-05-12 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP3557019B2 (ja) * | 1995-11-17 | 2004-08-25 | 株式会社東芝 | 半導体記憶装置 |
| US5781717A (en) * | 1996-09-19 | 1998-07-14 | I-Cube, Inc. | Dynamic spare column replacement memory system |
| US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
| US6367030B1 (en) * | 1997-10-09 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | Address conversion circuit and address conversion system with redundancy decision circuitry |
| US6011733A (en) * | 1998-02-26 | 2000-01-04 | Lucent Technologies Inc. | Adaptive addressable circuit redundancy method and apparatus |
| US5970013A (en) * | 1998-02-26 | 1999-10-19 | Lucent Technologies Inc. | Adaptive addressable circuit redundancy method and apparatus with broadcast write |
| US6438672B1 (en) | 1999-06-03 | 2002-08-20 | Agere Systems Guardian Corp. | Memory aliasing method and apparatus |
| JP3544929B2 (ja) * | 2000-09-27 | 2004-07-21 | Ｎｅｃマイクロシステム株式会社 | 半導体記憶装置およびそのリダンダンシ回路置換方法 |
| JP4111486B2 (ja) * | 2002-01-31 | 2008-07-02 | シャープ株式会社 | 半導体記憶装置および電子情報機器 |
| KR100751989B1 (ko) | 2003-07-15 | 2007-08-28 | 엘피다 메모리, 아이엔씨. | 반도체 기억 장치 |
| JP4235122B2 (ja) * | 2004-02-06 | 2009-03-11 | シャープ株式会社 | 半導体記憶装置及び半導体記憶装置のテスト方法 |
| US7405989B2 (en) * | 2005-03-07 | 2008-07-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Electrical fuses with redundancy |
| JP4607685B2 (ja) * | 2005-06-30 | 2011-01-05 | 富士通セミコンダクター株式会社 | 半導体メモリ |
| US7626845B2 (en) * | 2006-12-13 | 2009-12-01 | Agere Systems Inc. | Voltage programming switch for one-time-programmable (OTP) memories |
| US7512028B2 (en) * | 2007-04-17 | 2009-03-31 | Agere Systems Inc. | Integrated circuit feature definition using one-time-programmable (OTP) memory |
| KR101889362B1 (ko) * | 2012-02-06 | 2018-09-20 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 동작 방법, 이를 이용하는 데이터 처리 시스템 |
| JP6221762B2 (ja) * | 2014-01-16 | 2017-11-01 | 富士通株式会社 | 記憶装置、記憶方法及び制御装置 |
| ITUB20152089A1 (it) | 2015-07-10 | 2017-01-10 | St Microelectronics Srl | Cella di memoria e dispositivo corrispondente |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104097A (ja) * | 1989-09-18 | 1991-05-01 | Fujitsu Ltd | 半導体記憶装置 |
| KR920005798A (ko) * | 1990-04-18 | 1992-04-03 | 미타 가쓰시게 | 반도체 집적회로 |
-
1993
- 1993-08-20 JP JP5206372A patent/JP3020077B2/ja not_active Expired - Fee Related
-
1994
- 1994-03-02 KR KR1019940003992A patent/KR100311185B1/ko not_active IP Right Cessation
- 1994-03-03 US US08/205,161 patent/US5392246A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101232298B1 (ko) * | 2005-08-10 | 2013-02-13 | 소니 주식회사 | 반도체 집적회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3020077B2 (ja) | 2000-03-15 |
| US5392246A (en) | 1995-02-21 |
| JPH06314499A (ja) | 1994-11-08 |
| KR100311185B1 (ko) | 2001-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022848A (ko) | 반도체 메모리 | |
| KR950004872B1 (ko) | 정규 메모리 셀 어레이와 동시에 억세스가능한 용장 메모리 셀 컬럼을 갖고 있는 반도체 메모리 디바이스 | |
| EP0029322B1 (en) | Semiconductor memory device with redundancy | |
| KR100200985B1 (ko) | 용장 회로 장치 | |
| JP2632076B2 (ja) | 半導体記憶装置 | |
| JP3763085B2 (ja) | 半導体メモリ装置の列冗長回路 | |
| US20010002176A1 (en) | Semiconductor memory device having a large band width and allowing efficient execution of redundant repair | |
| KR840007306A (ko) | 반도체 기억 장치 | |
| FR2691000B1 (fr) | Circuit de redondance de colonne pour dispositif de memoire a semi-conducteur. | |
| KR970013336A (ko) | 반도체기억장치 | |
| KR100297382B1 (ko) | 리던던시회로를구비한반도체메모리장치 | |
| KR19990077600A (ko) | 반도체메모리장치 | |
| US7218558B2 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
| US20010021129A1 (en) | Semiconductor memory device with restrained scale of decoding circuit used in shift redundancy | |
| JP2529554B2 (ja) | メモリ | |
| US5757716A (en) | Integrated circuit memory devices and methods including programmable block disabling and programmable block selection | |
| US20050088887A1 (en) | High efficiency redundancy architecture in SRAM compiler | |
| US6330199B2 (en) | Semiconductor memory device and redundancy circuit, and method of increasing redundancy efficiency | |
| EP0499131A1 (en) | High efficiency row redundancy for dynamic ram | |
| KR100505632B1 (ko) | 반도체 메모리 장치의 결함 구제 회로 | |
| US20080084771A1 (en) | Semiconductor device | |
| US20020027812A1 (en) | Semiconductor integrated circuit device with memory circuit | |
| KR0156608B1 (ko) | 용장성 직렬 엑세스 메모리부를 구비한 반도체 기억장치 | |
| KR0172352B1 (ko) | 반도체 메모리 장치의 컬럼 리던던시 제어회로 | |
| KR0166496B1 (ko) | 반도체 기억소자의 리던던시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040830 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |