KR100297382B1

KR100297382B1 - 리던던시회로를구비한반도체메모리장치

Info

Publication number: KR100297382B1
Application number: KR1019980011074A
Authority: KR
Inventors: 시게유키 나카자와
Original assignee: 가네꼬 히사시; 닛본 덴기 가부시끼가이샤
Priority date: 1997-03-31
Filing date: 1998-03-30
Publication date: 2001-10-25
Also published as: JPH10275493A; CN1197986A; US5894441A; KR19980080879A

Abstract

개시된 내용은 용장비트선들에 의해 결함비트선들의 구제효율을 향상시키는 반도체메모리장치에 관한 것이다. 칼럼리던던시디코더에는 Y어드레스뿐만 아니라 X어드레스의 일부도 입력된다. 결함비트선에 대응하는 Y어드레스가 칼럼리던던시디코더에 입력될 때, 칼럼리던던시디코더는 검출신호를 발생한다. 이 경우, X어드레스의 일부가 결함비트선이 존재하는 영역을 가리키면, 용장비트선에 의한 대체가 수행되며, X어드레스의 일부가 결함비트선이 존재하지 않는 영역을 가리키면, 용장 비투선에 의한 대체는 수행되지 않는다.

Description

리던던시회로를 구비한 반도체메모리장치

본 발명은 리던던시회로가 구비된 반도체메모리장치에 관한 것으로, 보다 상세하게는 용장비트선에 의해 결함비트선의 향상된 구제효율을 가지는 반도체메모리장치에 관한 것이다.

최근에는, 반도체메모리장치의 미세화, 고집적화, 그리고 대용량화에 수반하여, 완전히 결함이 없는 완벽한 제품들을 획득하는 것이 극도로 어렵게 되었다. 다시 말하면, 거의 모든 생산된 반도체메모리장치들은 결함메모리셀들, 결함워드선들 또는 결함비트선들을 포함한다. 이러한 결함들을 포함하는 반도체메모리장치들을 구제하기 위하여, 일반적으로 반도체메모리장치에 리던던시회로가 제공된다.

리던던시회로는, 결함있는 워드선 또는 비트선이 존재할 때, 이것의 사용이 불가능하도록 하고 결함있는 워드선 또는 비트선을 용장워드선 또는 용장비트선으로 대체하기 위한 것이다. 상기와 같이, 결함워드선 또는 결함비트선이 용장워드선 또는 용장비트선에 의해 대체될 수 있는 회로구조를 설계함으로써, 거의 완전하게 결함이 없는 것과 같은 반도체메모리장치를 만들 수 있다. 따라서, 리던던시회로가 반도체메모리장치의 수율 향상에 크게 기여한다.

결함워드선들 또는 결함비트선들을 가능한 한 많이 구제하기 위해, 실용 가능한 용장워드선들 또는 용장비트선들을 가능한 한 많이 만들어 넣는 것이 가장 효과적이다. 그러나, 리던던시회로는 제조된 반도체메모리장치에 결함이 존재하지 않는 한 사용되지 않는다는 점에서 과외로 구비되는 회로이므로, 반도체메모리장치내에 대규모의 리던던시회로를 제공하는 것은 적당하지 않다. 이런 이유로, 최소수의 용장워드선들 또는 용장비트선들로써 가능한 한 많은 졀함워드선들 또는 결함 비트선들을 구제하는 것이 바람직하다.

이러한 상황 하에서, 리던던시용장회로로써 결함워드선들 또는 결함비트선들의 구제효율을 향상시키기 위한 다양한 방법들이 제안되어왔다. 예를 들어, 미국 특허번호들인 제5,349,556호, 제5,355,339호, 제5,359,560호 및 제5,414,660호에 개시된 방법들이 있다. 상기 특허들에 기술된 방법들은 소위, 로우플렉시블리던던시(row f1exible redundancy)법이다. 이 로우플렉시블리던던시법은 워드선 결함들을 효과적으로 구제하는 기술이며, 하나의 용장워드선에 의해 커버되는 대체 범위가 넓다는 특징을 가진다.

그러나, 이 로우플렉시블리던던시법에 의하면, 결함워드선들에 대한 구제효율이 향상될 수 있음에도 불구하고, 결함비트선들에 대한 구제효율은 변하지 않는다. 이 때문에, 결함비트선들에 대한 구제효율도 향상시킬 수 있는 방법이 요구된다.

본 발명의 목적은 높은 구제효율을 가지는 리던던시회로를 구비한 반도체메모리장치를 제공하는데 있다.

본 발명의 다른 목적은 결함비트선들이 더 작은 수의 용장비트선들에 의해 구제될 수 있는 반도체메모리장치를 제공하는데 있다.

본 발명의 또 다른 목적은 칩면적의 증가를 최소화하면서도 많은 수의 결함비트선들을 구제할 수 있는 반도체메모리장치를 제공하는데 있다.

본 발명의 또 다른 목적은 로우플렉시블리던던시회로를 채용하면서도 결함비트선들에 대한 구제효울을 향상시킬 수 있는 용장회로가 구비된 반도체메모리장치를 제공하는데 있다.

도 1은 본 발명의 대상인 분할된 비트라인들을 갖는 반도체메모리장치(100)를 나타내는 블록도이며,

도 2는 본 발명의 제 1실시예에 따른 반도체메모리장치(200)를 나타내는 블록도이며,

도 3은 도 2의 칼럼리던던시디코더(216)의 일부를 나타내는 회로도이며,

도 4는 도 3에 도시된 퓨즈블록들(302 및 304)을 나타내며,

도 5는 반도체메모리장치(200)에 의한 비트선대체를 위한 타이밍들을 나타내는 타이밍도이며,

도 6은 본 발명의 제 2실시예에 따른 반도체메모리장치(600)를 나타내는 블록도이며,

도 7은 본 발명의 제 3실시예에 따른 반도체메모리장치(700)를 나타내는 블록도이며,

도 8은 도 7의 제어회로(750)의 회로도이며,

도 9는 도 7의 칼럼리던던시디코더(716)의 일부를 나타내는 회로도이며,

도 10은 반도체메모리장치(700)에 따른 비트선대체를 위한 타이밍들을 나타내는 타이밍도이다.

본 발명에 따른 반도체메모리장치는, 복수의 칼럼선택선들, 적어도 하나의 용장칼럼선택선, 칼럼어드레스에 응답하여 복수의 칼럼선택선들 중 하나의 칼럼선택선을 활성화시키는 칼럼디코더, 결함에 관련된 칼럼선택선의 칼럼어드레스가 입력될 때 검출신호를 발생하는 제 1회로 및 적어도 로우어드레스의 일부를 입력받고, 이 로우어드레스의 적어도 일부 및 검출신호에 응답하여 용장칼럼선택선을 활성화시키는 제 2회로를 포함한다. 이러한 배치로, 한 비트선에서 결함이 발생하면, 결함비트선이 속하는 칼럼선택선에 포함된 많은 비트선들 모두를 대체하는 대신, 이러한 비트선들의 일부만을 대체하는 것에 의해 하나의 용장칼럼선택선을 사용하여 더 많은 결함비트선들을 구제할 수 있다.

본 발명의 상술한 및 다른 목적들, 이점들 및 특징들은 첨부한 도면들에 관련한 이하의 설명에 의해 분명해질 것이다.

먼저, 본 발명의 반도체메모리장치를 상세히 설명하기에 앞서, 도 1을 참조하여, 본 발명 출원의 목적이 된 반도체메모리장치(100)를 설명한다.

도 1에 도시된 반도체메모리장치(100)는 분할된 비트선들을 갖는 반도체메모리장치이다. 이 반도체메모리장치(100)의 셀어레이영역은 정규셀어레이영역(102)과 용장셀어레이영역(l04)으로 구성된다.

X어드레스(로우어드레스)는 로우디코더(106) 및 로우리던던시디코더(112)에 공급되고, Y어드레스(칼럼어드레스)는 칼럼디코더(108) 및 칼럼리던던시디코더(116)에 공급된다. 이 X어드레스가 수신되면, 로우디코더(106)는 복수의 워드선들중에서 수신된 X어드레스에 대응하는 하나의 워드선을 활성화시킨다. 도 1에서는, 편의를 위해 워드선들(118 및 120)만을 도시하였다. 한편, Y어드레스가 수신되면, 칼럼디코더(108)는 복수의 칼럼선택선들 중에서 수신된 Y어드레스에 대응하는 하나의 칼럼선택선을 활성화시킨다. 도 1에서는 편의를 위해 칼럼선택선(122)만을 도시하였다.

많은 메모리셀들(MC)은 워드선들(118 및 120)의 각각에 접속되며, 각각의 메모리 셀들(AlC)은 감지증폭기들(124,126 등)에 접속된다.

여기서, 칼럼선택선(122)이 복수의 감지증폭기들(124,125 등)을 활성화시킨다는 것이 주목된다. 즉, 동일한 칼럼에서, 비트선은 복수의 부분들로 분할되고, 칼럼디코더(108)는 Y어드레스에 응답하여 복수의 분할된 비트선들에 접속된 모든 감지증폭기들을 선택한다. 도 1에서는 편의상 두 개의 비트선들만을 나타내었지만, 실제로는 분할된 비트선들의 수는 16개일 것이다. 즉, 칼럼선택선(122)이 Y어드레스에 응답하여 활성화되면, 16개의 감지증폭기들이 동시에 선택된다. 그러나, 활성화된 워드선에 대응하는 데이터만이 16개의 선택된 감지증폭기들 중에서 최종적으로 선택되고, 읽어내어진다.

로우리던던시디코더(112)는 결함워드선에 대응하는 X어드레스의 공급을 검출한다. 로우리던던시디코더(112)는 복수의 퓨즈소자들을 포함하고, 이러한 퓨즈들이 절단되는지의 여부에 따라서 결함워드선에 대응하는 X어드레스를 저장한다. 즉, 결함워드선에 대응하는 X어드레스가 공급될 때, 로우리던던시디코더(l12)는 로우디코더(106)를 비활성화시키기 위해 금지신호(132)를 로우디코더(106)에 공급하고, 특정 용장워드선(128)을 활성화시키기 위해 용장워드선드라이버(110)를 활성화시킨다. 이런 식으로, 결함워드선이 용장워드선(128)에 의해 대체된다.

한편, 칼럼리던던시디코더(l16)는 결함비트선에 대응하는 Y어드레스의 공급을 검출한다. 칼럼리던던시디코더(116)도 복수의 퓨즈소자들을 포함하며, 이러한 퓨즈가 절단되는지의 여부에 따라 결함비트선에 대응하는 Y어드레스를 저장한다. 즉, 결함비트선에 대응하는 Y어드레스가 공급될 때, 디코더(116)는 금지신호(134)를 칼럼디코더(108)에 공급하는 것에 의해 칼럼디코더(108)를 비활성화시키며, 특정 용장칼럼선택선(130)을 활성화시키기 위해 용장칼럼선택드라이버(114)를 활성화시킨다. 이런 식으로, 결함비트선은 용장칼럼선택선(l30)에 대응하는 용장비트선(도시되지 않음)으로 대체된다.

그러나, 이러한 반도체메모리장치(100)는 다음과 같은 문제점을 가지고 있다. 즉, 만일 하나의 비트선이 결함이면, 이 결함비트선 뿐 아니라 칼럼선택선을 공유하는 다른 비트선들도 용장비트선들로 대체된다. 더욱 상세하게는, 한 비트선에서의 결함의 결과로서, 예를 들어 감지증폭기(124)에 대응하는 비트선에서의 결함의 결과로서, 동일한 칼럼선택선(122)에 의해 선택되는 16개 비트선들 모두가 디스에이블되며, 16개 비트선들 모두가 용장비트선들로 대체된다. 그래서, 적은 수의 비트선결함들에 대해 많은 용장비트선들이 낭비될 것이다. 결과적으로, 결함비트선들의 구제효율의 악화라는 문제점을 일으킨다.

이하에서 설명될 본 발명의 실시예들의 각각에 따른 반도체메모리장치들에서는, 높은 구제효율을 실현하도록 상술한 문제점이 해결된다.

도 2에 도시되듯이, 본 발명의 제 1실시예에 따른 반도체메모리장치(200)는, 칼럼리던던시디코더(216)가 Y어드레스뿐만 아니라 X어드레스의 일부도 입력받는다는 특징이 있다. 그 외의 부분들은 기본적으로 도 1에 도시된 반도체메모리장치(100)와 동일하다.

즉, 도 2에 도시된 반도체메모리장치(200)는 분할된 비트선들을 가진 반도체 메모리장치이며, 셀어레이영역은 정규셀어레이영역(202)과 용장셀어레이영역(204)으로 구성된다.

X어드레스가 로우디코더(206) 및 로우리던던시디코더(212)에 입력되는 것에 더하여, X어드레스의 최상위비트의 논리레벨을 나타내는 XAO 및 XA1도 칼럼리던던시디코더(216)에 공급된다. 상술한 것처럼, XAO 및 XA1은 X어드레스의 최상위비트의 논리레벨을 나타내는 신호들로서, X어드레스의 최상위비트가 0일 때 XAO은 "1"이며 XA1은 "0"이고, 반면에, X어드레스의 최상위비트가 1일 때 XAO은 "0"이며 XA1은 "1"이다. 간단히 말해서, XAO 및 XA1은 서로 상보적인 신호들이다.

한편, Y어드레스는 칼럼디코더(208) 및 칼럼리던던시디코더(216)에 공급된다.

X어드레스의 수신 하에서, 로우디코더(206)는 복수의 워드선들 중에서 X어드레스에 대응하는 하나의 워드선을 활성화시킨다. 도 2에는, 편의를 위해 단지 워드선(218) 및 워드선(220)만을 나타내었다. 한편, Y어드레스의 수신 하에서, 칼럼디코더(208)는 복수의 칼럼선택선들 중에서 Y어드레스에 대응하는 하나의 칼럼선택선을 활성화시킨다. 도 2에는 편의를 위해 칼럼선택선들(222 및 290)만을 표시하였다.

워드선들(218,220 등)의 각각은 메모리셀(MC)에 접속되고, 각각의 메모리셀(MC)은 감지증폭기들(224,226 등) 중의 대응하는 하나에 접속된다.

도 2에 도시된 반도체메모리장치(200)에서, 칼럼선택선(222)은, 앞에서와 같이, 복수의 감지증폭기들(224,226 등)을 활성화시킨다. 즉, 반도체메모리장치(100)와 비슷하게, 비트선이 동일 칼럼에서 복수의 부분들로 분할되고, 칼럼디코더(208)는 Y어드레스에 응답하여 복수의 분할된 비트선들에 접속되는 모든 감지증폭기들을 선택한다. 도 2에는 편의상 단지 두 개의 비트선들만을 나타내었으나, 비트선은 실제로는 앞에서와 같이 16개 부분들로 분할된다. 즉, 칼럼선택선(222, 290 등)이 Y어드레스에 응답하여 활성화될 때, 16개의 감지증폭기들이 동시에 선택된다. 활성화된 워드선에 대응하는 데이터만이 16개의 감지증폭기들로부터 최종선택되고, 읽어내어진다.

로우리던던시디코더(212)는 걸함워드선에 대응하는 X어드레스의 공급을 검출한다. 로우리던던시디코더(2l2)는 복수의 퓨즈소자들을 포함하고, 이러한 퓨즈들이 절단되는지의 여부에 따라 결함워드선들에 대응하는 X어드레스를 저장한다. 전형적으로, 이러한 퓨즈에는 폴리실리콘이 사용되나, 본 발명은 이러한 선택으로 제한되지 않으며, 어떠한 종류의 물질이라도 퓨즈로 사용할 수 있다. 또, 퓨즈 절단방법으로는, 레이저 조사가 전형적으로 채택되었지만, 본 발명은 이 경우로 제한되지 않으며, 어떠한 종류의 절단방법이라도 사용할 수 있다. 예를 들어 퓨즈에 많은 양의 전류를 흐르게 하는 것에 의해 퓨즈를 절단할 수 있다.

결함워드선에 대응하는 X어드레스가 수신될 때, 로우리던던시디코더(212)는 금지신호(232)를 로우디코더(206)에 공급하여 로우디코더(206)를 비활성화시키고, 특정 용장워드선(228)을 활성화시기기 위해 용장워드선드라이버(210)를 활성화시킨다. 그 결과, 이 결함워드선은 용장워드선(228)으로 대체된다. 따라서, 외부에서 볼 때 어떠한 결함도 없는 것처럼 보일 것이다.

한편, 칼럼리던던시디코더(216)는 결함비트선에 대응하는 Y어드레스가 공급되는 것을 검출한다. 도 3을 참조하여, 특정 칼럼리던던시디코더(216)의 회로도 및 동작을 설명한다.

도 3은 칼럼리던던시디코더(216)의 특정 회로구조를 나타내나, 이것은 칼럼리던던시디코더(216)에 포함된 모든 회로부분들을 나타내는 것은 아니다. 즉, 도 3에 도시된 칼럼리던던시디코더(216')는 칼럼리던던시디코더(216)의 하나의 용장칼럼선택선(YRED)에 대응하는 회로부분만을 나타낸다. 따라서, 디코더(216)에는, 실제로는 용장칼럼선택선들(YRED)의 수와 동일한 수의 많은 칼럼리던던시디코더들(216')이 존재한다. 예를 들어, 8개의 용장칼럼선택선들(YRED)이 존재한다면, 8개의 칼럼리던던시디코더들(216')이 필요하며, 16개의 용장칼럼선택선들(YRED)이 존재한다면, 16개의 칼럼리던던시디코더들(216')이 필요하다.

도 3에 도시되듯이, 2개의 퓨즈블록들(302 및 304)이 칼럼리던던시디코더(216')에 포함되며, Y어드레스가 이러한 퓨즈블록들(302 및 304)에 공통으로 공급된다. 이러한 퓨즈블록들(302 및 304)의 특정 회로구조가 도 4에 도시되어 있다.

도 4에 도시되듯이, 퓨즈블록들(302 및 304)에는 복수의 퓨즈들(402)이 포함되고, 결함비트선의 Y어드레스는, 이러한 퓨즈들(402)에 결함비트선의 Y어드레스를 프로그래밍함으로써 저장된다. 즉, 결함비트선의 Y어드레스가 결함비트선의 Y어드레스가 프로그램된 퓨즈블록들(302 및 304)에 공급될 때, 배선(404)이 접지전위로 되고, 매칭신호(matching signal)들(306 및 308)은 하이 레벨(활성 레벨)로 된다. 반대로, 결함비트선의 Y어드레스와는 다른 어드레스가 퓨즈블록들(302 및 304)에 공급될 때, 배선(404)은 전위(Vcc)로 유지되고, 매칭신호들(306 및 308)은 로우레벨(비활성레벨)로 유지된다.

퓨즈(402)에 채용될 수 있는 재료 및 절단방법의 선택이 제한되지 않는다는 것은 로우리던던시디코더(212)의 경우와 비슷하다.

도 3에 도시되듯이, 칼럼리던던시디코더(216')는 두 개의 트랜스퍼게이트들(310 및 312)을 더 포함한다. 트랜스퍼게이트(310)는, XA0가 하이레벨일 때 매칭신호(306)를 YRED로서 출력하고, 트랜스퍼게이트(312)는, XA1이 하이레벨일 때 YRED로서 매칭신호(308)를 출력한다. 상술한 바와 같이, XA0 및 XA1은 X어드레스의 최상위비트의 논리레벨을 나타내는 상보적인 신호들이며, 그래서 트랜스퍼게이트들(310 또는 312) 중의 어느 하나는 활성화된(energized) 상태로 있는 것이 필요하며, 다른 하나는 비활성화된 상태로 있는 것이 필요하다.

도 3에 명백하게 도시되어 있지는 않지만, YRED가 하이레벨(활성레벨)로 될때, 금지신호(234)는 활성레벨로 되어, 칼럼디코더(208)의 동작을 금지시킨다.

다음으로, 반도체메모리장치(200)에서의 결함비트선의 대체동작을 설명 한다.

예로서, 감지증폭기(224)에 대응하는 비트선이 결함인 경우를 설명한다. 이 경우, 칼럼선택선(222)에 대응하는 비트선은 결함이 있고, 그래서, 칼럼선택선(222)에 대응하는 Y어드레스는 칼럼리던던시디코더(216)에 프로그램된다. 이 때 중요한 것은 이 Y어드레스를 칼럼리던던시디코더(216)내의 퓨즈블록(302)에 프로그램한다는 것이다.

이런 식으로 프로그래밍 한 후, 결함비트선에 대응하는 메모리셀(MC)이 액세스될 때, 퓨즈블록(302)은 Y신호들의 매칭을 검출하여 매칭신호(306)를 하이레벨로 되게 한다. 더욱이, 결함비트선은 X어드레스의 최상위비트가 0인 셀어레이영역에 속하므로, XA0은 "1"이며, 트랜스퍼게이트(310)는 활성화된 상태로 된다. 따라서, YRED는 활성레벨이 되고, 이에 상응하여, 용장칼럼선택선드라이브(214)는 특정 용장칼럼선택선(230)을 구동시킨다. 한편, 칼럼디코더(208)의 동작은 금지신호(234)에 의해 금지된다.

그 결과, 결함비트선이 용장칼럼선택선에 속하는 용장비트선으로 대체된다.

반면, 칼럼선택선(222)에 대응하는 나머지 비트선들 중에서 X어드레스의 최상위비트가 "l"인 셀어레이영역에 속하는 비트선에 접속된 메모리셀이 액세스될때, 비트선의 대체는 수행되지 않는다. 그 이유는, 퓨즈블록(302)이 Y어드레스들의 매칭의 결과로서 매칭신호(306)를 활성화시킨다고 하더라도, 이 경우 트랜스퍼게이트(310)는 비활성적이게 되어, YRED가 활성화되지 않기 때문이다. YRED의 비활성화의 결과, 금지신호(234)는 활성화되지 않고, 칼럼디코더(208)가 정상적으로 동작을 수행한다.

이와 관련하여, 상기의 사실이 비트선들의 절반만이, 즉, 칼럼선택선(222)에 대응하는 비트선들 중에서, X어드레스의 최상위비트가 "0"인 셀어레이영역에 속하는 비트선들만이 용장비트선들로 대체된다는 것을 의미한다는 것에 주의해야 한다.

여기서, 다른 비트선, 예를 들어, 칼럼선택선(290)에 속하는 비트선들 중에서 X어드레스의 최상위비트가 "1"인 셀어레이영역에 속하는 비트선이 결함인 경우를 설명한다. 이 경우, 칼럼선택선(290)에 대응하는 비트선이 결함이기 때문에, 칼럼선택선(290)에 대응하는 Y어드레스가 칼럼리던던시디코더(216)에 프로그램된다. 이 때 가장 중요한 것은 칼럼리던던시디코더에서의 퓨즈블록(304)에 Y어드레스를 프로그램하는 것이다.

상술한 바와 같이 프로그래밍 한 후에, 결함비트선에 대응하는 메모리셀이 액세스될 때, 퓨즈블록(304)은 Y어드레스들의 매칭을 검출함으로써 매칭신호(308)를 하이레벨로 되게 한다. 이 결함비트선은 X어드레스의 최상위비트가 상술한 것같이 "1"이 되는 셀어레이영역에 속하기 때문에, 트랜스퍼게이트(312)가 활성화되도록 XAl은 "1"이 된다. 그 결과, YRED가 활성화되며, 이에 응답하여, 용장칼럼선택선드라이버(214)는 특정 용장칼럼선택선(230)을 활성화시킨다. 한편, 칼럼디코더(208)의 동작은 금지신호(234)에 의해 금지된다.

상술한 것과는 반대로, 칼럼선택선(290)에 대응하는 다른 비트선들 중에서 X어드레스의 최상위비트가 이긴 셀어레이영역에 속하는 비트선에 접속된 메모리셀이 액세스될 때는, 비트선의 대체는 일어나지 않는다. 그 이유는, 퓨즈블록(304)이 Y어드레스들의 매칭 때문에 매칭신호(308)를 활성화시킨다고 하더라도, 이 경우 트랜스퍼게이트(312)는 비활성적이게 되고, 그래서 YRED가 활성화되지 않기 때문이다. 이 YRED의 비활성화 때문에, 금지신호(234)도 구동되지 않으며, 칼럼디코더(208)는 정규 동작을 수행한다.

여기서도, 상기 사실이 비트선들의 절반만이, 즉, 칼럼선택선(290)에 대응하는 비트선들 중에서 X어드레스의 최상위비트가 "1"인 셀어레이영역에 속하는 비트선들이 용장비트선들로 대체될 수 있음을 의미한다는 것에 주목하여야 한다.

상기 동작은 도 5에 도시된 타이밍도를 검토함으로써 더욱 명확하게 이해될 것이다. 도 5로부터, 매칭신호(306)는 XA0이 활성적인 시간 동안에만 발생되며 매칭신호(308)는 XAl이 활성적인 시간 동안에만 발생된다는 것을 알 수 있다.

즉, 단일 용장칼럼선택선(230)의 반이 칼럼선택선(222)의 반을 대체하며, 동일 용장칼럼선택선(230)의 나머지 반은 칼럼선택선(290)의 반을 대체한다. 이런식으로, 결함비트선들이 속하는 X어드레스에 응답하여, 결함비트선을 포함하는 칼럼선택선들의 전부가 아니라 반만을 대체함으로써, 서로 다른 칼럼선택선들을 가지는 두개의 비트선결함들이 단일 용장칼럼선택선의 수단으로 대체될 수 있다. 결과적으로, 결함비트선들의 구제효율이 2배로 될 수 있다.

보다 상세하게는, 반도체메모리장치(100)에 포함된 용장칼럼선택선들과 동일한 수의 용장칼럼선택선들이 반도체메모리장치(200)에 설치될 때, 반도체메모리장치(100)가 구제할 수 있는 결함비트선들의 2배의 결함비트선들을 구제할 수 있다. 따라서, 구제효율은 칩면적을 거의 증가시키지 않고 향상될 수 있다. 더욱이, 반도체메모리장치(100)에 포함된 용장칼럼선택선들의 반이 반도체메모리장치(200)에 설치될 때, 반도체메모리장치(100)에 의해 행해진 것과 동일한 수의 결함비트선들을 구제할 수 있다. 따라서, 구제효율을 악화시키지 않고 칩면적을 줄일 수 있다.

반도체메모리장치(200)에서, 결함비트선들은 X어드레스의 최상위비트를 사용하여 유연하게 대체된다. 그러나, 본 발명은 이러한 선택으로 제한되지 않으며, 결함비트선이 예를 들어 X어드레스의 최상위 2비트를 사용하여 유연하게 대체될 수 있다. 더욱이, 결함비트선은 X어드레스의 최상위 3비트를 사용하여 대체될 수도 있다. 결함비트선의 대체가 X어드레스의 최상위 2비트를 사용하여 수행될 때, 결함비트선들의 구제효율은 4배로 될 것이고, X어드레스의 최상위 3비트가 사용될때, 결함비트선들의 구제효율은 8배가 될 것이다. 그러나, X어드레스의 최상위 2비트가 사용될 때, 칼럼리던던시디코더(216')에 포함되는 퓨즈블록들의 수는 4가 되어야만 하고, X어드레스의 최상위 3비트가 사용될 때, 칼럼리던던시디코더(216')에 포함되는 퓨즈블록들의 수는 8이 되어야만 한다. 따라서, 퓨즈블록들을 배치하는 공간에 대해 충분한 마진이 이용가능할 때에는 어떠한 문제도 발생하지 않음에도 불구하고, 그러한 공간을 위해 이용가능한 마진이 없는 경우에는, 제한 없이 퓨즈블록들의 수를 증가시킬 수 없다. 결과적으로, X어드레스 중에서 사용하려는 상위 비트들의 수에 결정은, 퓨즈블록들을 배치하기 위해 사용할 수 있는 마진과, 발생되는 결함비트선들의 예상된 수 사이의 타협(trade-off)에 의해 결정되어야 한다.

상술한 바와 같이, 주변회로영역에 의해 요구되는 면적은 X어드레스 중의 사용된 비트수에 응답하여 증가된다. 그러나, 일반적으로 주변회로영역은 셀어레이 영역보다 더 큰 공간마진을 가지며, 그래서 X어드레스의 최상위비트가 반도체메모리장치(200)에서와 같이 사용될 때 칩면적의 증가는 거의 일어나지 않는다.

다음으로, 도 6을 참조하여, 본 발명의 제 2실시예에 따른 반도체메모리장치(600)를 설명한다.

도 6에 도시되듯이, 본 발명의 제 2실시예에 따른 반도체메모리장치(600)에서는, 셀어레이영역이 두 부분들로 분할되고, 칼럼디코더(608) 및 용장칼럼선택선 드라이버(614)가 두 셀어레이영역들 사이에 끼어있는 영역에 배치된다. 이러한 셀어레이영역들의 각각은 자신의 용장셀어레이영역을 가진다. 즉, 상측 셀어레이영역은 정규셀어레이영역(602)과 용장셀어레이영역(604)으로 구성되며, 하측 셀어레이영역도 정규셀어레이영역(636)과 용장셀어레이영역(638)으로 구성된다.

이러한 두 셀어레이영역들 중에서, 로우디코더(606) 및 로우리던던시디코더(612)는 상측 셀어레이영역에 대응하게 설치되며, 로우디코더(640) 및 로우리던던시디코더(646)는 하측 셀어레이영역에 대응하게 설치된다. X어드레스의 최상위비트를 제외한 어드레스(X'어드레스)는, X측 상의 이러한 디코더들에 공통으로, X어드레스의 최상위비트가 로우디코더(606) 및 로우리던던시디코더(612)에 공급됨을 나타내는 XA0와, X어드레스의 최상위비트가 로우디코더(640) 및 로우리던던시디코더(646)에 공급됨을 나타내는 XA1을 공급한다.

로우디코더(606)는 XAO이 "1"일 때 활성화되며, X'어드레스에 응답하여 복수의 워드선들 중에서 X'어드레스에 대응하는 하나의 워드선을 활성화시킨다. 도 6에는 편의를 위해 워드선(618)만을 상측 셀어레이영역에 나타내었다. 한편, 로우디코더(640)는 XA1이 "1"일 때 활성화되고, X'어드레스에 응답하여, 복수의 워드선들 중에서 X'어드레스에 대응하는 하나의 워드선을 활성화시킨다. 도 6에는 편의를 위해 워드선(620)만을 하측 셀어레이영역에 나타내었다.

Y어드레스가 수신되면, 칼럼디코더(608)는 복수의 칼럼선택선들 중에서 Y어드레스에 대응하는 하나의 칼럼선택선을 활성화시킨다. 도 6에는 편의를 위해 칼럼선택선들(622 및 690)만을 나타내었다.

많은 수의 메모리셀들(MC)이 워드선(618,620 등)의 각각에 접속되고, 각각의 메모리셀들(MC)은 감지증폭기들(624,626 등)에 접속된다.

도 6에 도시된 반도체메모리장치(600)에서도, 단일 칼럼선택선(622)이 복수의 감지증폭기들(624,626)등을 활성화시킨다. 즉, 반도체메모리장치들(100 및 200)과 비슷하게, 비트선이 동일 칼럼에서 복수의 부분들로 분할되며, 칼럼디코더(608)는 Y어드레스에 응답하여, 복수의 분할된 비트선들에 접속된 모든 감지증폭기들을 선택한다. 도 6에는 편의를 위해 두 비트선들만을 나타내었지만, 실제로는 하나의 비트선이 16개 부분들로 분할되는 것으로 가정될 것이다. 즉, 칼럼선택선(622 또는 690)이 Y어드레스에 응답하여 활성화될 때, 16개의 감지증폭기들이 동시에 선택된다. 16개의 선택된 감지증폭기들 중에서 활성화된 워드선에 대응하는 데이터만이 결국 선택되고 읽어내어진다. 반도체메모리장치(600)에서는, 셀어레이영역이 두 부분들로 분할되며, 그래서 하나의 칼럼선택선이 상측 셀어레이영역에 포함된 8개의 감지증폭기들을 선택함과 동시에, 하측 셀어레이영역에 포함된 8개의 감지증폭기들을 선택한다.

로우리던던시디코더들(612 및 646)의 동작은 로우리던던시디코더(212)의 동작과 동일하다. 즉, 결함 워드선에 대응하는 X어드레스가 공급될 때, 이러한 디코더들(612 및 646)은 금지신호(632 및 648)를 로우디코더들(606 및 640)에 각각 공급하여 로우디코더(606 및 640)를 비활성화시키고, 특정 용장워드선들(628 및 644)을 활성화시키기 위해 용장워드선드라이버들(610 및 642)을 활성화시킨다. 이런식으로, 결함워드선은 용장워드선(628)으로 대체된다. 따라서, 외부에서 볼 때는, 마치 워드선들에는 어떠한 결함도 없는 것처럼 보인다.

반도체메모리장치(600)에서, 로우플렉시블리던던시방식이 채택된다. 즉, 정규셀어레이영역(602)에 포함된 워드선(618)이 결함일 때, 대체를 위해 사용되는 용장워드선은 용장셀어레이영역(604)에 포함된 용장워드선(628)으로 제한되지 않으며, 용장셀어레이영역(638)에 포함된 용장워드선(644)일 수 있다. 그 결과, 결함워드선들의 구제효율은 향상될 수 있다. 로우플렉시블리던던시방식을 실현하기 위한 특정 구조는 상술한 바와 같이 잘 알려져 있고, 그래서 상세한 구조는 도 6에 도시하지 않았다. 더욱이, 로우플렉시블리던던시방식은 어떤 종류의 회로구조를 채용하더라도 실현될 수 있다.

더욱이, 칼럼리던던시디코더(616)는 제 1실시예와 관련하여 설명된 칼럼리던던시디코더(216)와 동일한 회로구조를 가진다.

이 실시예의 반도체메모리장치(600)에서는, 결함비트선에 대한 구제효율이 제 1실시예의 반도체메모리장치(200)의 경우와 비슷하게 향상될 수 있다.

즉, 예를 들어 감지증폭기(624)에 대응하는 비트선이 결함일 때, 이것은 칼럼선택선(622)에 대응하는 비트선이 결함이라는 것을 의미하고, 그래서 칼럼선택선(622)에 대응하는 Y어드레스는 칼럼리던던시디코더(616)에 프로그램된다. 이 경우, Y어드레스는 제 1실시예에서와 동일하게, 칼럼리던던시디코더(616)내의 퓨즈블록(302)에 프로그램된다.

더욱이, 다른 비트선, 예를 들어, 칼럼선택선(690)에 속하는 비트선들 중에서 하측 셀어레이영역에 속하는 비트선이 결함일 때, 칼럼선택선(690)에 대응하는 Y어드레스는 칼럼리던던시디코더(616)에 프로그램된다. 이 경우, 제 1실시예에서와 동일하게, Y어드레스는 칼럼리던던시디코더(616)의 퓨즈블록(304)에 프로그램된다.

이러한 프로그래밍 후의 대체동작은 제 1실시예의 반도체메모리장치(200)에 대한 것과 비슷하다. 즉, 감지증폭기(624)에 대응하는 메모리셀(MC)이 액세스될때, YRED가 활성화되고, 이에 응답하여, 용장칼럼선택드라이버(614)가 특정 용장칼럼선택선(630)을 활성화시킨다. 한편, 칼럼선택선(622)에 대응하는 다른 비트선들중에서 하측 셀어레이영역에 속하는 비트선에 접속된 메모리셀(MC)이 액세스될 때, 비트선의 대체는 일어나지 않을 것이다. 더욱이, 하측 셀어레이영역의 칼럼선택선(690)에 대응하는 메모리셀(MC)이 액세스될 때, YRED가 활성화되고, 이에 응답하여 용장칼럼선택선드라이버(614)가 특정 용장칼럼선택선(630)을 활성화시킨다. 이와반대로, 칼럼선택선(690)에 대응하는 다른 비트선들 중에서 하측 셀어레이영역에 속하는 비트선에 접속된 메모리셀(MC)이 액세스될 때, 비트선의 대체는 일어나지 않을 것이다.

상술한 설명에서부터, 로우플렉시블리던던시방식을 채용하는 이 실시예에서, 하나의 칼럼선택선이 두 개의 칼럼선택선들을 동시에 대체한다는 것이 명백해질 것이다.

즉, 결함비트선을 포함하는 칼럼선택선들의 모두를 대체하는 대신, 서로 다른 칼럼선택들을 가진 두 개의 결함비트선들이, 결함비트선이 속하는 X어드레스에 응답하여 칼럼선택선들의 반을 대체함으로써, 하나의 용장칼럼선택선의 수단으로 대체된다. 따라서, 결함비트선들에 대한 구제효율이 두 배가 된다.

플렉시블리던던시방식이 로우 측에서 채택되고, 더구나 칼럼 측에서의 구제 효율이 향상되기 때문에, 이 실시예는 결함비트선들의 구제효율과 결함워드선들의 구제효율 둘 다가 높다는 특징을 가진다.

매우 높은 구제효율이 본 실시예의 반도체메모리장치(600)에 따라 로우 측뿐 아니라 칼럼측에서도 실현될 수 있음에도 불구하고, 본 실시예는 하나의 제한이 있다. 이 제한은, 결함워드선의 대체가 로우플렉시블리던던시방식의 수단에 의해 결함워드선의 셀어레이영역과는 다른 셀어레이영역에 속하는 용장워드선을 사용하여 수행될 때, 이 용장워드선과 교차하는 비트선에서의 결함은 구제될 수 없다는 것이다.

이 상황을 더 상세히 설명하기 위해, 상측 셀어레이영역에 포함된 워드선(618)의 결함이 하측 셀어레이영역에 포함된 용장워드선(644)으로 대체되는 것을 검토한다. 이 경우, 결함워드선(618)에 대응하는 X어드레스가 외부로부터 장치에 공급될 때, 장치를 외부에서 보면, 사실은 하측 셀어레이영역에 포함된 용장워드선(644)이 선택됨에도 불구하고, 마치 상측 셀어레이영역에 포함된 워드선이 선택되는 듯하다. 즉, 사실은 하측 셀어레이영역이 선택됨에도 불구하고, XAO은 "1"로 남게된다.

한편, 칼럼리던던시디코더(616)가 상술한 것처럼 높은 효율로 결함비트선들을 구제할 수 있는 이유는, 단일 용장칼럼선택선에 의한 두 칼럼선택선들의 대체가 결함비트선이 XAO이 "1"인 셀어레이영역에 속하는지 또는 XA1이 "1"인 셀어레이영역에 속하는지의 여부를 참조함으로써 가능해지기 때문이다. 따라서, XAO, XA1 및 실제로 액세스된 셀어레이영역이 서로 매치할 필요가 있다.

그러나, 다른 셀어레이영역에 포함된 용장워드선으로의 대체가 로우플렉시블리던던시방식에 의해 수행되고 이 용장워드선을 교차하는 비트선이 결함일 때, XAO, XA1 및 실제로 액세스된 셀어레이영역은 서로 매치하지 않으며, 그래서 결함비트선을 구제할 수 없다. 그러나, 이러한 상황은 극히 드물며, 그래서 어떤 문제로 거의 일어나지 않는다.

도 7에 도시된 본 발명의 제 3실시예에 따른 반도체메모리장치(700)는 이러한 민감한 문제를 해결한다. 도 7에 도시된 반도체메모리장치(700)를 다음과 같이 설명한다.

본 발명의 제 3실시예에 따른 반도체메모리장치(700)는, 기본적으로는 반도체메도리장치(600)와 동일한 구조를 가지며, 제어회로(750)가 부가된다.

이 반도체메모리장치(700)는 반도체메모리장치(600)와 비슷하게 상측 및 하측 영역들로 구성된 두 개의 셀어레이영역들을 가지고, 이러한 두 셀어레이영역들의 각각은 자신의 셀어레이영역을 가진다. 그러나, 반도체메모리장치(700)에서는, 두 셀어레이영역들이 반도체메모리장치(600)에서와 같이 물리적으로 분할되지는 않는다. 따라서, 반도체메모리장치(700)에서의 두 셀어레이영역들은 단순히 X어드레스의 최상위비트가 "0"인 영역과 "1"인 영역을 의미한다.

이 두 셀어레이영역들 중, 상측 셀어레이영역에는 로우디코더(706) 및 로우리던던시디코더(712)가 제공되고, 하측 셀어레이영역에는 로우디코더(740) 및 로우리던던시디코더(746)가 제공된다. X어드레스로부터 최상위비트를 제외하여 얻어진 어드레스(X'어드레스)는 이러한 X-측 디코더들에 공통으로 공급된다. 게다가, X어드레스의 최상위비트를 나타내는 XAO은 로우디코더(706) 및 로우리던던시디코더(712)에 공급되고, X어드레스의 최상위비트를 나타내는 XA1은 로우디코더(740) 및 로우리던던시디코더(746)에 공급된다.

로우디코더(706)는 XAO이 "1"일 때 활성화되고, X'어드레스에 응답하여 복수의 워드선들 중 X'어드레스에 대응하는 하나의 워드선을 활성화시긴다. 도 7에서는, 편의를 위해 하나의 워드선(718)만을 상측 셀어레이영역에 나타내었다. 한편, 로우디코더(740)는 XA1이 "1'일 때 활성화되고, X'어드레스에 응답하여 복수의 워드선들 중 X'어드레스에 대응하는 하나의 워드선을 활성화시킨다. 도 7에는 편의를 위해 하나의 워드선(720)만을 하측 셀어레이영역에 나타내었다.

더욱이, 로우리던던시디코더(712)는 용장워드선들(728) 중의 어느 하나의 활성화를 나타내는 신호(XAR0)를 발생하고, 로우리던던시디코더(746)는 용장워드선들(744) 중의 어느 하나의 활성화를 나타내는 신호(XAR1)를 발생한다. 이러한 신호들(XAR0 및 XAR1)은 본 실시예에서 로우리던던시디코더들(712 및 746)에 의해 각각 발생됨에도 불구하고, 용장워드선드라이버들(710 및 742)에 의해 각각 발생될 수도 있다. 즉, 이것들이 각각 상측 및 하측 셀어레이영역들에 속하는 용장워드선들을 나타내는 신호들인 한, 이 신호들의 발생방식에는 어떠한 제한도 없다.

신호들(XAR0, XAR1 및 XA0, XAl)은 제어회로(750)에 공급된다. 특정 회로도가 도 8에 도시된 제어회로(750)의 동작을 간략히 설명한다. 먼저, 정규워드선이 선택될 때, 즉, XARO 및 XAR1 둘 다가 로우레벨일 때, XAO 및 XA1은 신호들(XA10 및 XA11)로 각각 변환된다. 다음으로, 용장워드선(728)이 선택될 때, 즉, XARO이 하이레벨이고 XAR1이 로우레벨일 때, XA10 및 XA11은 XAO 및 XA1의 레벨들에 상관없이, 각각 하이레벨 및 로우레벨이 된다. 이와 반대로, 용장워드선(744)이 선택될 때, 즉, XARO 및 XAR1이 각각 로우레벨 및 하이레벨일 때, XA10 및 XA11은 XAO 및 XA1의 레벨들에 상관없이 각각 로우레벨 및 하이레벨로 된다.

그래서, 이렇게 발생된 신호들(XA10 및 XA11) 둘 다는 칼럼리던던시디코더(716)에 공급된다. 이 칼럼리던던시디코더(7l6)의 회로구성이 칼럼리던던시디코더(216)의 그것과 비슷함에도 불구하고, 칼럼 리던던시 디코더(216)와의 차이는, 도 9에 도시된 바와 같이, 신호들(XA10 및 XA11)이 트랜스퍼게이트들(910 및 912)을 제어하기 위한 신호들로서 각각 사용된다는데 있다.

도 7에 도시된 반도체메모리장치(700)에서, 하나의 칼럼선택선(722)도 복수의 센스앰프들(724,726 등)을 활성화시킨다. 즉, 반도체 메모리장치들(100,200 및 600)과 비슷하게, 비트선이 동일 칼럼에서 복수의 부분들로 분할되고, 칼럼디코더(708)는 Y어드레스에 응답하여 복수의 분할된 비트선들에 접속된 모든 감지증폭기들을 선택한다.

로우리던던시디코더들(712 및 746)의 동작들은 로우리던던시디코더들(612 및 646)의 동작들과 비슷하다.

로우플렉시블리던던시방식이 반도체메모리장치(700)에도 채택된다는 것이 주목된다. 즉, 워드선(718)이 결함일 때, 대체에 사용되는 용장워드선은 용장워드선(728)으로 제한되지 않고, 용장워드선(744)도 사용될 수 있다. 이와 비슷하게, 워드선(720)이 결함일 때, 대체에 사용되는 용장워드선은 용장워드선(744)으로 제한되지 않고, 용장워드선(728)도 사용될 수 있다.

다음으로, 이 실시예에 따른 반도체메모리장치(700)에 의한 결함비트선의 구제동작을 설명한다.

먼저, 정규워드선이 선택되는 상황을 설명한다. 이 경우, 신호들(XAR0 및 XAR1) 둘 다는 로우레벨이기 때문에, XAO 및 XA1은 상술한 것처럼 각각 XA10 및 XA11로 되며, 그 동작은 반도체메모리장치들(200 및 600)에서와 동일하다.

다음으로, 용장워드선(728)의 선택의 경우를 용장워드선이 선택되는 상황을 예로 하여 설명한다. 여기서, 용장워드선(728)이 선택되기 때문에, XAR0 및 XAR1은 상술한 대로 각각 하이 및 로우 레벨들이다. 이것은, 이 경우, XARO 및 XAR1이 이미 언급한 것 같이 XAO 및 XAl의 레벨에 상관없이, 각각 하이레벨 및 로우레벨로 되기 때문이다. 즉, 용장워드선(728)이 선택된다는 사실은, X어드레스가 외부로부터 이 장치에 입력되는지에 상관없이 칼럼리던던시디코더(716)로 통보된다. 이것은, 결함워드선이 이 결함워드선이 속하는 동일한 셀어레이영역에 속하는 용장워드선으로 대체되든지 또는 다른 하나의 셀어레이영역에 속하는 용장워드선으로 대체되는지의 여부에 상관없이, 칼럼리던던시디코더(716)가 대체 후에 로우어드레스(더 정확하게는 로우어드레스의 최상위비트)를 항상 알 수 있다는 것을 의미한다.

이 때문에, 용장워드선과 교차하는 비트선에 결함이 존재할 때, 칼럼리던던시디코더(716)는 이 비트선을 외부로부터 이 장치에 공급된 실제 X어드레스에 상관없이, 용장칼럼선택선에 속하는 용장비트선으로 대체할 수 있다.

상술한 동작을 도 10에 도시한 타이밍도를 참조하여 더욱 상세히 설명한다. 도 10에서부터, XA10 및 XA11은, XA0 및 XA1의 논리레벨에 상관없이, 각각 XAR0 및 XAR1에 응답하여 발생된다는 것을 알 수 있다. 더욱이, 매칭신호(906)는 XA10이 활성상태일때만 발생되고, 반면에, 매칭신호(908)는 XAl1이 활성상태일때만 발생된다.

본 실시예에서, XAR0 및 XAR1은 결함워드선이 대체되었음을 나타내는 신호들로서 사용된다. 그러나, 예를 들어 총 8개의 용장워드선들(728)이 있다면, 이러한 8개의 용장워드선들의 각각이 선택됨을 나타내는 8개의 신호들이 채택될 수 있다. 이 경우, 8-입력 NOR게이트가 제어회로(750)를 구성하는 인버터(802)를 대신하여 사용될 수 것이며, 이러한 8개의 신호들을 8-입력 NOR게이트에 공급할 것이다. 이러한 제어회로의 동작은 도 8의 회로에서와 동일하기 때문에, 실제 회로의 구성에 의존하는 더 편리한 것을 선택하는 것만 필요하다.

위에서는, 본 발명의 세 가지 실시예들을 설명하였으나, 본 발명은 이러한 실시예들로 한정되는 것은 아니며, 본 발명의 사상의 범위 내에 있는 한, 이러한 실시예들의 다양한 변형 및 적용이 가능하다.

상술한 바와 같이, 본 실시예에 따르면, 로우플렉시블리던던시 방식이 주로 채택되는 곳에서도, 어떠한 불편함을 일으키는 일없이 결함 비트선군의 구제효율을 충분히 향상시킬 수 있다.

Claims

복수의 칼럼선택선들, 적어도 하나의 용장칼럼선택선, 칼럼어드레스에 응답하여 상기 복수의 칼럼선택선들 중 하나를 활성화시키는 칼럼디코더, 결합칼럼선택의 칼럼어드레스가 공급될 때 검출신호를 발생하는 제 1회로, 및 상기 검출신호 및 로우어드레스의 적어도 일부에 응답하여 상기 용장칼럼선택선을 활성화시키는 제 2회로를 포함하며, 상기 제 1회로는 상기 검출신호를 발생하기 위해 상기 결합칼럼선택선의 상기 칼럼어드레스를 저장하는 퓨즈블록을 구비하고, 상기 제 2회로는 상기 로우어드레스의 상기 일부에 의해 제어되어 상기 용장칼럼선택선을 활성화시키도록 상기 검출신호를 전달하는 트랜스퍼게이트를 구비하는 반도체메모리장치.
(정정) 제 1항에 있어서, 상기 칼럼디코더는, 상기 용장칼럼선택선이 활성화될 때 상기 복수의 칼럼선택선들 중 어느 것도 활성화시키지 않는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 1항에 있어서, 상기 로우어드레스의 상기 일부분이 상기 로우어드레스의 최상위비트를 포함하는 것을 특징으로 하는 반도체메모리장치.
(정정) 적어도 제 1 및 제 2워드선들을 포함하는 복수의 워드선들; 적어도 제 1 및 제 2비트선들을 포함하는 복수의 비트선들; 제 1 및 제 2용장비트선들을 포함하는 복수의 용장비트선들; 상기 워드선들 및 비트선들의 교차부들에 각각 위치한 복수의 메모리셀들; 상기 워드선들 및 용장비트선들의 교차부들에 각각 위치한 복수의 용장메모리셀들; 적어도 제 1칼럼선택선을 포함하며 상기 제 1칼럼선택선이 활성될 때 상기 제 1 및 제 2비트선들이 선택되는 복수의 칼럼선택선들; 용장칼럼선택선이 활성화될 때 상기 제 1 및 제 2용장비트선군이 선택되는 용장칼럼선택선; 상기 제 1워드선이 활성화될 때 제 1칼럼어드레스에 응답하여 상기 제 1칼럼선택선을 활성화시키는 칼럼디코더; 및 상기 제 2워드선이 활성화될 때 상기 제 1칼럼어드레스에 응답하여 상기 용장칼럼선택선을 활성화시키는 칼럼리던던시디코더를 포함하는 반도체메모리장치.
(정정) 제 4항에 있어서, 상기 제 1워드선은, 상기 제 2비트선 및 상기 제 2용장비트선과 교차하는 일없이, 상기 제 1비트선 및 상기 제 1용장비트선과 교차하며, 상기 제 2워드선은 상기 제 1비트선 및 상기 제 1용장비트선과 교차하는 일없이, 상기 제 2비트선 및 상기 제 2용장비트선과 교차하는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 5항에 있어서, 상기 칼럼디코더는, 상기 제 2워드선이 활성화될 때 상기 제 1칼럼어드레스에 응답하여 상기 제 1칼럼선택선을 활성화시키는 것이 금지되는 것을 특징으로 하는 반도체메모리장치.
제 5항에 있어서, 상기 복수의 비트선들은 제 3 및 제 4비트선들을 더 포함하며, 상기 복수의 칼럼선택선들을 제 2칼럼선택선을 더 포함하며, 상기 제2칼럼선택선이 활성화될 때 상기 제 3 및 제 4비트선들이 선택되고, 상기 칼럼디코더를 상기 제 2워드선이 활성화될 때 제 2칼럼어드레스에 응답하여 상기 제 2칼럼선택을, 상기 칼럼리던던시디코더가 상기 제 1워드선이 활성화될때 상기 제 2칼럼어드레스에 응답하여 상기 용장칼럼선택선을 활성화시키는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 7항에 있어서, 상기 칼럼디코더는, 상기 제 2워드선이 활성화될 때는 상기 제 1칼럼어드레스에 응답하여 상기 제 1칼럼선택선을 금지되고, 상기 제 1워드선이 활성화될 때는 상기 제 2칼럼어드레스에 응답하여 상기 제 2칼럼선택선을 되는 것을 특징으로 하는 반도체메모리 장치.
제 7항에 있어서, 상기 제 1워드선이 상기 제 4비트선과 교차하는 일없이 상기 제 3비트선과 더 교차하며, 상기 제 2워드선이 상기 제 3비트선과 교차하는 일없이 상기 제 4비트선과 더 교차하는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 7항에 있어서, 상기 칼럼리던던시디코더가 제 1 및 제 2퓨즈블록들을 포함하며, 상기 제 1퓨즈블록을 상기 제 1칼럼어드레스에 응답하여 제 1매칭신호를 활성화시키며, 상기 제 2퓨즈블록을 상기 제 2칼럼어드레스에 응답하여 제 2매칭신호를 활성화 시키는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 10항에 있어서, 상기 칼럼리던던시디코더는 제 1 및 제 2트랜스퍼게이트들을 더 포함하며, 상기 제 1트랜스퍼게이트를 상기 활성화된 제 2워드선에 응답하여 상기 제 1매칭신호를 상기 용장칼럼선택선으로 전달하도록 활성화되며, 상기 제 2트랜스퍼게이트를 상기 제 1워드선에 응답하여 상기 제 2매칭신호를 상기 용장칼럼선택선으로 전달하도록 활성화되는 것을 특징으로 하는 반도체메모리장치.
(정정) 제 4항에 있어서, 상기 제 2비트선이 결함인 것을 특징으로 하는 반도체메모리장치.
(정정) 제 7항에 있어서, 상기 제 2 및 제 3비트선들이 결함인 것을 특징으로 하는 반도체메모리장치.