KR940016900A - 반도체 소자 제조방법 - Google Patents
반도체 소자 제조방법 Download PDFInfo
- Publication number
- KR940016900A KR940016900A KR1019920024800A KR920024800A KR940016900A KR 940016900 A KR940016900 A KR 940016900A KR 1019920024800 A KR1019920024800 A KR 1019920024800A KR 920024800 A KR920024800 A KR 920024800A KR 940016900 A KR940016900 A KR 940016900A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- region
- interlayer film
- semiconductor device
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract 7
- 239000012535 impurity Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 3
- 238000005530 etching Methods 0.000 claims abstract 3
- 229910021332 silicide Inorganic materials 0.000 claims abstract 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract 3
- 238000002955 isolation Methods 0.000 claims abstract 2
- 238000000206 photolithography Methods 0.000 claims abstract 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자인 시모스(CMOS) 트랜지스터에 관한 것으로, 특히 제한된 셀 면적내에 채널폭 방향에 트랜치 영역을 형성하여 전류 구동 능력을 높이는데 적당하도록 한 반도체 소자 제조방법에 관한 것이다. 이를 위하여 본 발명에서는, 제 1 도전형 반도체 기판에 활성영역과 필드격리막이 정의된 반도체 소자 제조방법에 있어서, 상기 활성영역의 채널영역을 식각하여 트렌치 영역을 형성하는 단계와, 상기 제 1 도전형 반도체기판 전면에 제 1 게이트 절연막을 형성하는 단계와, 층간막을 형성하고 사진식각법을 이용하여 채널영역의 층간막을 잔류시키는 단계와, 상기 잔류된 층간막을 마스크로 사용하여 제 2 도전형 불순물을 이온주입하여 저농도 소오스/드레인 영역을 형성하는 단계와, 전면에 실리사이드를 증착하여 트렌치 영역에 측벽을 형성하는 단계와, 제 2 게이트 전극을 마스크로 사용하여 제 2 도전형 불순물로 고농도 소오스/드레인 영역을 형성하는 단계와, 절연막을 증착하고 콘택홀을 형성하여 배선공정을 실시하는 단계를 포함하는 반도체 소자 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 반도체 소자의 CMOS 트랜지스터 제조 공정도.
Claims (3)
- 제 1 도전형 반도체 기판에 활성영역과 필드격리막이 정의된 반도체 소자 제조방법에 있어서, 상기 활성영역의 채널영역을 식각하여 트렌치 영역을 형성하는 단계와, 상기 제 1 도전형 반도체기판 전면에 제 1 게이트 절연막을 형성하는 단계와, 층간막을 형성하고 사진식각법을 이용하여 채널영역의 층간막을 잔류시키는 단계와, 상기 잔류된 층간막을 마스크로 사용하여 제 2 도전형 불순물을 이온주입하여 저농도 소오스/드레인 영역을 형성하는 단계와, 전면에 실리사이드를 증착하여 트렌치 영역에 측벽을 형성하는 단계와, 제 2 게이트 전극을 마스크로 사용하여 제 2 도전형 불순물로 고농도 소오스/드레인 영역을 형성하는 단계와, 절연막을 증착하고 콘택홀을 형성하여 배선공정을 실시하는 단계를 포함하는 반도체 소자 제조방법.
- 제 1 항에 있어서 상기 실리사이드는, Mo, Cu, Ti, Ta중 하나를 선택하여 사용한 것을 특징으로 하는 반도체 소자 제조방법.
- 제 1 항에 있어서 상기 층간막은, 제 1 게이트 절연막과 식각 선택비가 서로 다른 것을 사용한 것을 특징으로 하는 반도체 소자 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024800A KR960000954B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024800A KR960000954B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016900A true KR940016900A (ko) | 1994-07-25 |
| KR960000954B1 KR960000954B1 (ko) | 1996-01-15 |
Family
ID=19346029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024800A KR960000954B1 (ko) | 1992-12-19 | 1992-12-19 | 반도체 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960000954B1 (ko) |
-
1992
- 1992-12-19 KR KR1019920024800A patent/KR960000954B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960000954B1 (ko) | 1996-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR910013577A (ko) | 반도체 장치의 제조방법 | |
| KR950025920A (ko) | 반도체소자 제조방법 | |
| KR950024284A (ko) | 박막트랜지스터 제조방법 | |
| JP3420301B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR940016900A (ko) | 반도체 소자 제조방법 | |
| KR960039434A (ko) | 금속 게이트 전극을 갖는 트랜지스터 및 그 제조방법 | |
| KR970003952A (ko) | 스태틱 랜덤 액세스 메모리 및 그 제조방법 | |
| KR940002776B1 (ko) | Cmos 및 soi 복합 구조를 갖는 mos fet 생성방법 | |
| KR100304718B1 (ko) | 전력반도체장치및그제조방법 | |
| KR950012646A (ko) | 트랜지스터의 제조방법 | |
| KR100469149B1 (ko) | 반도체소자의제조방법 | |
| KR970013120A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR100252754B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR970077357A (ko) | 모스(mos) 트랜지스터의 제조방법 | |
| KR950025929A (ko) | 트랜지스터 제조방법 | |
| KR950012645A (ko) | 반도체 장치의 박막 트랜지스터 제조방법 | |
| KR930020694A (ko) | 박막 트랜지스터형 sram셀의 노우드접촉형성시 순방향기생 pn다이오드 제거방법 | |
| KR970030499A (ko) | 반도체 소자의 제조방법 | |
| KR970008644A (ko) | 고전압용 모스 트랜지스터 및 그 제조방법 | |
| KR970013119A (ko) | 반도체소자 제조방법 | |
| KR970018695A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR970054528A (ko) | 에스램(sram) 박막 트랜지스터 제조 방법 | |
| KR950024332A (ko) | 반도체 소자의 제조방법 | |
| KR940010382A (ko) | 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |