KR940016824A - 디램의 트렌치형 캐패시터와 트랜지스터 연결방법 - Google Patents
디램의 트렌치형 캐패시터와 트랜지스터 연결방법 Download PDFInfo
- Publication number
- KR940016824A KR940016824A KR1019920024500A KR920024500A KR940016824A KR 940016824 A KR940016824 A KR 940016824A KR 1019920024500 A KR1019920024500 A KR 1019920024500A KR 920024500 A KR920024500 A KR 920024500A KR 940016824 A KR940016824 A KR 940016824A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- film
- trench
- transistor
- transition metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 기판(1)에 불순물 확산영역(3)과 트렌치를 형성하고 상기 트렌치에 유전막(6)과 매립형 유전물질(4)을 순차적으로 형성하고 상기 트렌치가 형성되지 않은 반도체 기판(1)에 게이트 산화막(8)을 형성한후에 트랜지스터의 게이트 전극(2)과 층간 절연용 산화막(5)을 증착하는 제 1 단계, 상기 제 1 단계후에 상기 트랜지스터의 게이트 전극(2)과 트렌치 캐패시터를 연결하기 위하여 상기 불순물 확산영(3)상의 절연용 산화막(5) 일부를 제거하고 전이금속막(7)과 산화막(9)을 증착하는 제 2 단계, 상기 제 2 단계후에 상기 불순물 확산영역(3)과 매립형 유전물질(4)내로 상기 전이금속막(7)이 침투하여 실리사이드막(10)을 형성하도록 열처리하는 제 3 단계, 상기 제 3 단계후에 상기 산화막(9)을 완전히 제거하고 실리사이드막(10)으로 변하지 않은 전이금속막(7)에 산소원자를 이온주입하여 산소분위기하에서 산화시켜 전이금속 산화막(11)을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 트렌치형 DRAM의 캐패시터와 트랜지스터 연결 공정도.
Claims (5)
- 디램의 트렌치형 캐패시터와 트랜지스터 연결방법에 있어서, 반도체 기판(1)에 불순물 확산영역(3)과 트렌치를 형성하고 상기 트렌치에 유전막(6)과 매립형 유전물질(4)을 순차적으로 형성하고 상기 트렌치가 형성되지 않은 반도체 기판(1)에 게이트 산화막(8)을 형성한후에 트랜지스터의 게이트 전극(2)과 층간 절연용 산화막(5)을 증착하는 제 1 단계, 상기 제 1 단계후에 상기 트랜지스터의 게이트 전극(2)과 트렌치 캐패시터를 연결하기 위하여 상기 불순물 확산영(3)상의 절연용 산화막(5) 일부를 제거하고 전이금속막(7)과 산화막(9)을 증착하는 제 2 단계, 상기 제 2 단계후에 상기 불순물 확산영역(3)과 매립형 유전물질(4)내로 상기 전이금속막(7)이 침투하여 실리사이드막(10)을 형성하도록 열처리하는 제 3 단계, 상기 제 3 단계후에 상기 산화막(9)을 완전히 제거하고 실리사이드막(10)으로 변하지 않은 전이금속막(7)에 산소원자를 이온주입하여 산소분위기하에서 산화시켜 전이금속 산화막(11)을 형성하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법.
- 제 1 항에 있어서, 상기 제 1 단계의 산화막(9)은 후속 공정의 다른 가스와 전이금속막(7)의 반응을 방지하는 산화막으로 두께가 100∼1000Å인 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법.
- 제 1 항에 있어서, 상기 제 3 단계의 열처리 온도는 500∼1000℃인 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법.
- 제 1 항에 있어서, 상기 제 4 단계의 전이금속 산화막(11) 형성은 500∼1000℃에서 이루어지는 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법.
- 제 1 항에 있어서, 상기 제 4 단계의 산소원자 이온주입은 20KeV 내지 50KeV의 고속에너지로 1014cm-2내지 1019cm-2원자를 이온주입하는 것을 특징으로 하는 디램의 트렌치형 캐패시터와 트랜지스터 연결방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024500A KR960013635B1 (ko) | 1992-12-16 | 1992-12-16 | 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920024500A KR960013635B1 (ko) | 1992-12-16 | 1992-12-16 | 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016824A true KR940016824A (ko) | 1994-07-25 |
| KR960013635B1 KR960013635B1 (ko) | 1996-10-10 |
Family
ID=19345784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920024500A KR960013635B1 (ko) | 1992-12-16 | 1992-12-16 | 트렌치형 캐패시터와 트랜지스터 연결을 위한 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960013635B1 (ko) |
-
1992
- 1992-12-16 KR KR1019920024500A patent/KR960013635B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960013635B1 (ko) | 1996-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001736B1 (ko) | 반도체장치의 제조방법 | |
| KR0173331B1 (ko) | 반도체 장치 제조 방법 | |
| US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
| KR100282413B1 (ko) | 아산화질소 가스를 이용한 박막 형성 방법 | |
| JPH01133368A (ja) | ポリシリコン・ゲートｆｅｔの形成方法 | |
| KR100802215B1 (ko) | 반구형 실리콘을 갖는 실리콘 전극 형성에 의한 커패시터제조방법 | |
| JP2778451B2 (ja) | 半導体装置の製造方法 | |
| JPH0374878A (ja) | 半導体装置の製造方法 | |
| TW469545B (en) | Semiconductor device with high- and low-density regions of transistor elements on single semiconductor substrate, and method of manufacturing such semiconductor device | |
| KR940016824A (ko) | 디램의 트렌치형 캐패시터와 트랜지스터 연결방법 | |
| US6087213A (en) | Semiconductor memory device and manufacturing method thereof | |
| JPH10284698A (ja) | 半導体装置の製造方法 | |
| KR980011935A (ko) | 반도체 소자의 전극형성방법 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| KR0134951B1 (ko) | 반도체 디바이스 제조 방법 | |
| JPH0277149A (ja) | 半導体装置およびその製造方法 | |
| KR920004777B1 (ko) | 콘택부위의 불순물 확산방지방법 | |
| KR100355220B1 (ko) | 폴리사이드와폴리사이드간의접촉방법 | |
| JPH0227769A (ja) | 半導体装置 | |
| KR20010030433A (ko) | 반도체장치 제조방법 | |
| KR100256256B1 (ko) | 반도체장치의 금속배선형성 방법 | |
| KR20000045274A (ko) | 캐패시터 제조 방법 | |
| JP3043791B2 (ja) | 半導体装置の製造方法 | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| KR20030002908A (ko) | 동기식 디램 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050922 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |