JP3048445B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3048445B2 JP3048445B2 JP3281884A JP28188491A JP3048445B2 JP 3048445 B2 JP3048445 B2 JP 3048445B2 JP 3281884 A JP3281884 A JP 3281884A JP 28188491 A JP28188491 A JP 28188491A JP 3048445 B2 JP3048445 B2 JP 3048445B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- rtn
- sio
- rapid thermal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title description 3
- 239000004065 semiconductor Substances 0.000 title description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 16
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 10
- 229910021529 ammonia Inorganic materials 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005121 nitriding Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にＤＲＡＭ(Dynamic Random Acc-ess Memor
y）などにおけるキャパシタ絶縁膜の製造方法に関する
ものである。
に関し、特にＤＲＡＭ(Dynamic Random Acc-ess Memor
y）などにおけるキャパシタ絶縁膜の製造方法に関する
ものである。
【０００２】
【従来の技術】今日、ＤＲＡＭのキャパシタ絶縁膜は、
ＬＰＣＶＤ（low pressure chemicalvapour depositi
n）法によるSi3N4 膜（シリコン窒化膜）と、それを酸
化して得られるSiO2膜（シリコン酸化膜）からなる積層
絶縁膜が広く用いられている。この積層絶縁膜は、実際
は、Si3N4 膜と下層電極の間の界面にSiO2膜を有し、Si
O2膜−Si3N4 膜−SiO2膜の３層構造になっている。下層
のSiO2膜は、洗浄中、乾燥中、あるいは、Si3N4 膜を形
成する時に成長するが、膜質は良好でなく、できるだけ
成長を抑える方がよい。その１つの方法として、下層電
極に対してNH3 （アンモニア）を用いた急速熱窒化処理
（ＲＴＮ；Rapid Thermal Nitriolation）を行い、それ
からSi3N4 膜を形成する方法が用いられている。すなわ
ち、下層電極に対してＲＴＮを実施すると、それまでの
洗浄中および乾燥中に成長したSiO2膜はSiON膜（シリコ
ン窒化膜）に変換され、すると、その後のSiO2膜の成長
も抑えられるのである。この方法によると、ＲＴＮを行
わない場合に比べリーク電流は減少し、経時絶縁膜破壊
特性（ＴＤＤＢ；Time Depondent Dielectric Breakdow
n 特性）も向上する。
ＬＰＣＶＤ（low pressure chemicalvapour depositi
n）法によるSi3N4 膜（シリコン窒化膜）と、それを酸
化して得られるSiO2膜（シリコン酸化膜）からなる積層
絶縁膜が広く用いられている。この積層絶縁膜は、実際
は、Si3N4 膜と下層電極の間の界面にSiO2膜を有し、Si
O2膜−Si3N4 膜−SiO2膜の３層構造になっている。下層
のSiO2膜は、洗浄中、乾燥中、あるいは、Si3N4 膜を形
成する時に成長するが、膜質は良好でなく、できるだけ
成長を抑える方がよい。その１つの方法として、下層電
極に対してNH3 （アンモニア）を用いた急速熱窒化処理
（ＲＴＮ；Rapid Thermal Nitriolation）を行い、それ
からSi3N4 膜を形成する方法が用いられている。すなわ
ち、下層電極に対してＲＴＮを実施すると、それまでの
洗浄中および乾燥中に成長したSiO2膜はSiON膜（シリコ
ン窒化膜）に変換され、すると、その後のSiO2膜の成長
も抑えられるのである。この方法によると、ＲＴＮを行
わない場合に比べリーク電流は減少し、経時絶縁膜破壊
特性（ＴＤＤＢ；Time Depondent Dielectric Breakdow
n 特性）も向上する。
【０００３】
【発明が解決しようとする課題】しかしながら、以上述
べた方法であっても、Si3N4 膜膜厚が５０Å以下になる
と、ＲＴＮも行わないよりはその割合は小さいが、リー
ク電流が増加し、ＴＤＤＢ特性も劣化する。その結果、
充分な電荷保持が得られず、デバイス特性の劣化、歩留
りの低下という問題を生じる。
べた方法であっても、Si3N4 膜膜厚が５０Å以下になる
と、ＲＴＮも行わないよりはその割合は小さいが、リー
ク電流が増加し、ＴＤＤＢ特性も劣化する。その結果、
充分な電荷保持が得られず、デバイス特性の劣化、歩留
りの低下という問題を生じる。
【０００４】この発明は上記の点に鑑みなされたもの
で、窒化膜膜厚が５０Å以下になってもリーク電流の増
加、ＴＤＤＢ特性の劣化を防止できる高信頼性のキャパ
シタ絶縁膜を形成できる半導体装置の製造方法を提供す
ることを目的とする。
で、窒化膜膜厚が５０Å以下になってもリーク電流の増
加、ＴＤＤＢ特性の劣化を防止できる高信頼性のキャパ
シタ絶縁膜を形成できる半導体装置の製造方法を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】この発明では、キャパシ
タ絶縁膜の形成工程を次の通りとする。まず下層電極に
対してアンモニア雰囲気中で急速熱窒化処理を行ってか
ら窒化膜を形成し、その窒化膜の表面を酸化して酸化膜
を形成後、再びアンモニア雰囲気中で急速熱窒化処理、
または不活性ガス雰囲気中で急速熱処理を行う。
タ絶縁膜の形成工程を次の通りとする。まず下層電極に
対してアンモニア雰囲気中で急速熱窒化処理を行ってか
ら窒化膜を形成し、その窒化膜の表面を酸化して酸化膜
を形成後、再びアンモニア雰囲気中で急速熱窒化処理、
または不活性ガス雰囲気中で急速熱処理を行う。
【０００６】
【作用】上記この発明においては、窒化膜の形成前にア
ンモニア雰囲気中で急速熱窒化処理を行い、さらに酸化
膜の形成後、再びアンモニア雰囲気中で急速熱窒化処
理、または不活性ガス雰囲気中で急速熱処理を行うよう
にしたので、例え窒化膜が５０Å以下と薄くても、リー
ク電流が減少し、ＴＤＤＢ特性も改善される。その理由
は明白ではないが、上記２回の処理により、窒化膜と下
層膜（酸窒化膜）の界面および、窒化膜と上層膜（酸窒
化膜または酸化膜）の界面、特に前者の下層膜側での界
面が安定するからと思われる。
ンモニア雰囲気中で急速熱窒化処理を行い、さらに酸化
膜の形成後、再びアンモニア雰囲気中で急速熱窒化処
理、または不活性ガス雰囲気中で急速熱処理を行うよう
にしたので、例え窒化膜が５０Å以下と薄くても、リー
ク電流が減少し、ＴＤＤＢ特性も改善される。その理由
は明白ではないが、上記２回の処理により、窒化膜と下
層膜（酸窒化膜）の界面および、窒化膜と上層膜（酸窒
化膜または酸化膜）の界面、特に前者の下層膜側での界
面が安定するからと思われる。
【０００７】
【実施例】以下この発明の一実施例を図面を参照して説
明する。図１はこの発明の一実施例を示す図であり、Ｄ
ＲＡＭにおけるキャパシタ部分を抜き出したものであ
る。図１（ａ）において、１１は下層電極としてのポリ
シリコン層であり、このポリシリコン層１１にＰ（リ
ン）もしくはＡｓ（ヒ素）の不純物を拡散後、８５０〜
１０００℃の温度、３０〜６０秒の時間、NH3 中で急速
熱窒化処理（ＲＴＮ）を行う。このＲＴＮにより、ポリ
シリコン層１１の表面に形成されていたシリコン酸化膜
はシリコン酸窒化膜（SiON膜）１２となり、すると、そ
の後のシリコン酸化膜の成長も抑えられる。その後、Si
ON膜１２を挾んでポリシリコン層１１上にＬＰＣＶＤ法
によりシリコン窒化膜（Si3N4 膜）１３を３０〜６０Å
堆積させる。その後、８００〜９５０℃の温度で、Ｈ2
（水素）＋Ｏ2 （酸素）の混合雰囲気中で１０〜６０分
アニールを行い、前記Si3N4 膜１３の表面にシリコン酸
化膜（SiO2膜）１４を形成する。その後、再度８５０〜
１０００℃の温度、３０〜６０秒の時間、NH3 雰囲気中
で急速熱窒化処理（ＲＴＮ）を行う。このＲＴＮによ
り、前記SiO2膜１４は、図１（ｂ）に示すようにシリコ
ン酸窒化膜（SiON膜）１５となる。その後、このSiON膜
１５上に上層電極としてのポリシリコン層１６を形成
し、不純物としてＰやＡｓを拡散させる。
明する。図１はこの発明の一実施例を示す図であり、Ｄ
ＲＡＭにおけるキャパシタ部分を抜き出したものであ
る。図１（ａ）において、１１は下層電極としてのポリ
シリコン層であり、このポリシリコン層１１にＰ（リ
ン）もしくはＡｓ（ヒ素）の不純物を拡散後、８５０〜
１０００℃の温度、３０〜６０秒の時間、NH3 中で急速
熱窒化処理（ＲＴＮ）を行う。このＲＴＮにより、ポリ
シリコン層１１の表面に形成されていたシリコン酸化膜
はシリコン酸窒化膜（SiON膜）１２となり、すると、そ
の後のシリコン酸化膜の成長も抑えられる。その後、Si
ON膜１２を挾んでポリシリコン層１１上にＬＰＣＶＤ法
によりシリコン窒化膜（Si3N4 膜）１３を３０〜６０Å
堆積させる。その後、８００〜９５０℃の温度で、Ｈ2
（水素）＋Ｏ2 （酸素）の混合雰囲気中で１０〜６０分
アニールを行い、前記Si3N4 膜１３の表面にシリコン酸
化膜（SiO2膜）１４を形成する。その後、再度８５０〜
１０００℃の温度、３０〜６０秒の時間、NH3 雰囲気中
で急速熱窒化処理（ＲＴＮ）を行う。このＲＴＮによ
り、前記SiO2膜１４は、図１（ｂ）に示すようにシリコ
ン酸窒化膜（SiON膜）１５となる。その後、このSiON膜
１５上に上層電極としてのポリシリコン層１６を形成
し、不純物としてＰやＡｓを拡散させる。
【０００８】図２は、以上のようにして形成されたキャ
パシタ絶縁膜（SiON膜１２／Si3N4 膜１３／SiON膜１５
の３層構造）の定電圧ＴＤＤＢ特性を示す。この発明の
一実施例のように、ＲＴＮを２回行うことにより、Si3N
4 膜１３の膜厚が酸化膜換算膜厚で４７Åと薄くても、
ＴＤＤＢ特性は大きく改善される。すなわち、この発明
の一実施例によれば、３種類の従来例に比較して印加電
界を大きくでき、かつ寿命を延ばすことができている。
パシタ絶縁膜（SiON膜１２／Si3N4 膜１３／SiON膜１５
の３層構造）の定電圧ＴＤＤＢ特性を示す。この発明の
一実施例のように、ＲＴＮを２回行うことにより、Si3N
4 膜１３の膜厚が酸化膜換算膜厚で４７Åと薄くても、
ＴＤＤＢ特性は大きく改善される。すなわち、この発明
の一実施例によれば、３種類の従来例に比較して印加電
界を大きくでき、かつ寿命を延ばすことができている。
【０００９】なお、ＲＴＮを２度行うと、なぜこのよう
に特性改善が図られるかは明確に解明されていないが、
２回のＲＴＮにより、SiON膜１２とSi3N4 膜１３の界面
および、Si3N4 膜１３とSiON膜１５の界面、特にSiON膜
１２とSi3N4 膜１３の界面が安定したからと考えられ
る。
に特性改善が図られるかは明確に解明されていないが、
２回のＲＴＮにより、SiON膜１２とSi3N4 膜１３の界面
および、Si3N4 膜１３とSiON膜１５の界面、特にSiON膜
１２とSi3N4 膜１３の界面が安定したからと考えられ
る。
【００１０】なお、上記一実施例では、SiO2膜１４形成
後、再びNH3 雰囲気中でＲＴＮを行ったが、これを不活
性ガス雰囲気中での急速ランプアニール（ＲＴＡ;Rapid
Th-armal Anneal）としてもよく、その場合も上記一実
施例と同様の効果を得ることができる。ＲＴＡの場合の
温度、時間の具体的数値はＲＴＮの場合と同一である。
なお、ＲＴＡの場合は、SiO2膜１４は、SiO2のままとな
り、SiON膜に変換はされない。
後、再びNH3 雰囲気中でＲＴＮを行ったが、これを不活
性ガス雰囲気中での急速ランプアニール（ＲＴＡ;Rapid
Th-armal Anneal）としてもよく、その場合も上記一実
施例と同様の効果を得ることができる。ＲＴＡの場合の
温度、時間の具体的数値はＲＴＮの場合と同一である。
なお、ＲＴＡの場合は、SiO2膜１４は、SiO2のままとな
り、SiON膜に変換はされない。
【００１１】
【発明の効果】以上詳細に説明したように、この発明に
よれば、キャパシタ絶縁膜の形成工程において、窒化膜
形成前にアンモニア雰囲気中で急速熱窒化処理を行い、
さらに窒化膜上に酸化膜を形成後に再びアンモニア雰囲
気中で急速熱窒化処理、または不活性ガス雰囲気中で急
速熱処理を行うようにしたので、例え窒化膜の膜厚が５
０Å以下と薄くても、キャパシタ絶縁膜の経時絶縁破壊
特性を改善でき、リーク電流も減少でき、信頼性の高い
キャパシタ絶縁膜を形成できる。その結果、充分な電荷
保持能力のキャパシタが得られ、デバイス特性および歩
留りの向上を図ることができる。
よれば、キャパシタ絶縁膜の形成工程において、窒化膜
形成前にアンモニア雰囲気中で急速熱窒化処理を行い、
さらに窒化膜上に酸化膜を形成後に再びアンモニア雰囲
気中で急速熱窒化処理、または不活性ガス雰囲気中で急
速熱処理を行うようにしたので、例え窒化膜の膜厚が５
０Å以下と薄くても、キャパシタ絶縁膜の経時絶縁破壊
特性を改善でき、リーク電流も減少でき、信頼性の高い
キャパシタ絶縁膜を形成できる。その結果、充分な電荷
保持能力のキャパシタが得られ、デバイス特性および歩
留りの向上を図ることができる。
【図１】この発明の一実施例を示す工程断面図である。
【図２】この発明の一実施例と従来の方法とによるＴＤ
ＤＢ特性を示す特性図である。
ＤＢ特性を示す特性図である。
１１ ポリシリコン層 １２ SiON膜 １３ Si3N4 膜 １４ SiO2膜 １５ SiON膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
- 【請求項１】 下層電極に対してアンモニア雰囲気中で
急速熱窒化処理を行う工程、 下層電極上に窒化膜を形成する工程、 前記窒化膜を酸化して表面に酸化膜を形成する工程、 再度アンモニア雰囲気中で急速熱窒化処理を行う、また
は不活性ガス雰囲気中で急速熱処理を行う工程、 をキャパシタ絶縁膜の形成工程として順次行うことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281884A JP3048445B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3281884A JP3048445B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102424A JPH05102424A (ja) | 1993-04-23 |
| JP3048445B2 true JP3048445B2 (ja) | 2000-06-05 |
Family
ID=17645314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281884A Expired - Fee Related JP3048445B2 (ja) | 1991-10-03 | 1991-10-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3048445B2 (ja) |
-
1991
- 1991-10-03 JP JP3281884A patent/JP3048445B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102424A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100207467B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| US5763300A (en) | Method of fabricating microelectronic capacitors having tantalum pentoxide dielectrics and oxygen barriers | |
| US5683929A (en) | Method of manufacturing a semiconductor device having a capacitor | |
| US5998253A (en) | Method of forming a dopant outdiffusion control structure including selectively grown silicon nitride in a trench capacitor of a DRAM cell | |
| JPH10135207A (ja) | Ｎ２ｏガスを用いた薄膜形成方法 | |
| JPH08306687A (ja) | 半導体装置およびその製造方法 | |
| JP2757782B2 (ja) | 半導体装置の製造方法 | |
| US20040169259A1 (en) | Ultra thin TCS (SiCl4) cell nitride for DRAM capacitor with DCS (SiH2CI2) interface seeding layer | |
| US6417570B1 (en) | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| US20030082884A1 (en) | Method of forming low-leakage dielectric layer | |
| JP3048445B2 (ja) | 半導体装置の製造方法 | |
| US6455365B2 (en) | Structural integrity enhancement of dielectric films | |
| US6309932B1 (en) | Process for forming a plasma nitride film suitable for gate dielectric application in sub-0.25 μm technologies | |
| JP3161523B2 (ja) | 半導体装置の製造方法 | |
| JP3197033B2 (ja) | 半導体装置の製造方法 | |
| JP2993536B2 (ja) | 半導体装置の製造方法 | |
| JP3285618B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3180404B2 (ja) | 容量素子の形成方法 | |
| JPH043419A (ja) | 半導体装置の製造方法 | |
| JPH05190769A (ja) | 半導体素子製造方法 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| JPS609155A (ja) | 記憶装置 | |
| JPH05175423A (ja) | 半導体装置の製造方法 | |
| JP2943383B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
| LAPS | Cancellation because of no payment of annual fees |