KR940016696A - 반도체 소자의 콘택홀 제조 방법 - Google Patents

반도체 소자의 콘택홀 제조 방법 Download PDF

Info

Publication number
KR940016696A
KR940016696A KR1019920027300A KR920027300A KR940016696A KR 940016696 A KR940016696 A KR 940016696A KR 1019920027300 A KR1019920027300 A KR 1019920027300A KR 920027300 A KR920027300 A KR 920027300A KR 940016696 A KR940016696 A KR 940016696A
Authority
KR
South Korea
Prior art keywords
film
oxide film
contact hole
semiconductor device
oxide
Prior art date
Application number
KR1019920027300A
Other languages
English (en)
Other versions
KR960002772B1 (ko
Inventor
정진기
김근태
설여송
이호석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027300A priority Critical patent/KR960002772B1/ko
Publication of KR940016696A publication Critical patent/KR940016696A/ko
Application granted granted Critical
Publication of KR960002772B1 publication Critical patent/KR960002772B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Abstract

본 발명은 반도체 기판(1)에 필드 산화막(2)을 형성하고 게이트 산화막(3), 게이트 전극(4), 마스크용 산화막(5), 산화막 스페이서(6), 소오스/드레인 영역(7)으로 이루어지는 MOSFET를 형성하는 제 1 단계, 상기 제 1 단계 후에 전체구조 상부에 질화막(8), 폴리실리콘막(9)을 차례로 증착하는 제 2 단계, 상기 제 2 단계 후에 감광막(10)을 사용하여 상기 게이트 전극(4) 및 비트라인 상에 형성된 마스크용 산화막(5)이 노출되도록한 다음에 상기 감광막(10)을 제거하고 산화막(11)을 도포하는 제 3 단계 및 상기 제 3 단계 후에 감광막(10')을 형성하여 상기 잔류되어 있는 폴리실리콘막(9)이 노출되도록 상기 산화막(11)을 선택 식각하고 상기 감광막(10')을 제거하여 노출된 상기 폴리실리콘막(9)과 질화막(8)을 차례로 선택적 습식식각하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법에 관한 것이다.

Description

반도체 소자의 콘택홀 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 일실시예의 콘택홀 형성도.

Claims (4)

  1. 반도체 소자의 콘택홀 제조 방법에 있어서, 반도체 기판(1)에 필드 산화막(2)을 형성하고 게이트 산화막(3), 게이트 전극(4), 마스크용 산화막(5), 산화막 스페이서(6), 소오스/드레인 영역(7)으로 이루어지는 MOSFET를 형성하는 제 1 단계, 상기 제 1 단계 후에 전체구조 상부의 질화막(8), 폴리실리콘막(9)을 차례로 증착하는 제 2 단계, 상기 제 2 단계 후에 감광막(10)을 사용하여 상기 게이트 전극(4) 및 비트라인 상에 형성된 마스크용 산화막(5)이 노출되도록한 다음에 상기 감광막(10)을 제거하고 산화막(11)을 도포하는 제 3 단계, 및 상기 제 3 단계 후에 감광막(10')을 형성하여 상기 잔류되어 있는 폴리실리콘막(9)이 노출되도록 상기 산화막(11)을 선택 식각하고 상기 감광막(10')을 제거하여 노출된 상기 폴리실리콘막(9)과 질화막(8)을 차례로 선택적 습식식각하는 제 4 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
  2. 제 1 항에 있어서, 상기 제 4 단계의 산화막(11) 식각은 폴리실리콘막(9)과의 고선택 식각비를 가지는 식각 용액인 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
  3. 제 1 항에 있어서, 상기 제 4 단계의 폴리실리콘막(9)의 식각제는 CH3COOH : 순수(D.I Water) :HF : HNO3과 질화막(8)인 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
  4. 제 1 항에 있어서, 상기 제 4 단계의 질화막(8)의 식각제는 인산(H3PO4)인 것을 특징으로 하는 반도체 소자의 콘택홀 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027300A 1992-12-31 1992-12-31 반도체 소자의 콘택홀 제조 방법 KR960002772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027300A KR960002772B1 (ko) 1992-12-31 1992-12-31 반도체 소자의 콘택홀 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027300A KR960002772B1 (ko) 1992-12-31 1992-12-31 반도체 소자의 콘택홀 제조 방법

Publications (2)

Publication Number Publication Date
KR940016696A true KR940016696A (ko) 1994-07-23
KR960002772B1 KR960002772B1 (ko) 1996-02-26

Family

ID=19348449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027300A KR960002772B1 (ko) 1992-12-31 1992-12-31 반도체 소자의 콘택홀 제조 방법

Country Status (1)

Country Link
KR (1) KR960002772B1 (ko)

Also Published As

Publication number Publication date
KR960002772B1 (ko) 1996-02-26

Similar Documents

Publication Publication Date Title
KR980006031A (ko) 반도체장치의 소자분리막 형성방법
KR940016696A (ko) 반도체 소자의 콘택홀 제조 방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR960035829A (ko) 반도체 소자의 콘택홀 형성방법
KR970007788B1 (ko) 반도체소자의 콘택홀 형성방법
KR0130369B1 (ko) 반도체 소자의 격리영역 형성방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR970054111A (ko) 반도체소자의 제조방법
KR960036071A (ko) 반도체 소자의 전하저장전극 형성방법
KR880013236A (ko) 반도체 장치의 제조방법
KR960026475A (ko) 반도체 소자의 게이트전극 형성방법
KR940008072A (ko) 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법
KR940022723A (ko) 반도체 소자의 미세 선폭 형성방법
KR970013035A (ko) 반도체 소자의 접촉창 형성방법
KR960026578A (ko) 반도체 소자의 필드산화막 형성방법
KR970018080A (ko) 반도체장치의 콘택형성방법
KR970053050A (ko) 반도체 소자의 모스 트랜지스터 제조방법
KR960002738A (ko) 반도체 소자의 필드 산화막 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법
KR950021623A (ko) 캐패시터의 전하저장전극 형성방법
KR960026473A (ko) 박막 트랜지스터 제조방법
KR970003471A (ko) 반도체 소자의 콘택홀 형성방법
KR970003598A (ko) 반도체 소자의 질화막 제거방법
KR970054128A (ko) 반도체 장치의 커패시터 제조 방법
KR950021096A (ko) 반도체 소자의 콘택홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040119

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee