KR940010196A - 반도체장치의 콘택구조 형성방법 - Google Patents
반도체장치의 콘택구조 형성방법 Download PDFInfo
- Publication number
- KR940010196A KR940010196A KR1019920018788A KR920018788A KR940010196A KR 940010196 A KR940010196 A KR 940010196A KR 1019920018788 A KR1019920018788 A KR 1019920018788A KR 920018788 A KR920018788 A KR 920018788A KR 940010196 A KR940010196 A KR 940010196A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- forming
- material layer
- layer
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract 53
- 239000000758 substrate Substances 0.000 claims abstract 28
- 238000000151 deposition Methods 0.000 claims abstract 12
- 238000005530 etching Methods 0.000 claims abstract 7
- 239000004020 conductor Substances 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 150000004767 nitrides Chemical class 0.000 claims 2
- 239000002131 composite material Substances 0.000 claims 1
- 239000012811 non-conductive material Substances 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 반도체장치의 셀프얼라인 콘택구조 형성방법에 관한 것이다.
본 발명은 반도체기판상에 각각이 절연층에 의해 분리절연된 도전층패턴들을 형성하는 단계, 상기 도전층패턴들이 형성된 반도체기판상에 제1물질을 침적하여 제1물질층을 형성하는 단계, 상기 제1물질층을 소정패턴으로 패터닝하여 반도체기판상의 소정영역에 제1물질층패턴을 형성하는 단계, 상기 제1물질층패턴이 형성되어 있는 반도체기판상의 소정영역 이외의 영역에 상기 제1물질과의 식각선택비가 큰 제2물질을 침적하여 제2물질층을 형성하는 단계, 상기 제1물질층패턴을 제거하여 상기 반도체기판의 소정부분을 노출시키는 단계, 상기 결과물상에 도전물질을 침적하여 도전층을 형성하는 단계, 및 상기 도전층을 소정패턴으로 패터닝하여 상기 노출된 반도체기판의 소정부분에 콘택구조를 형성하는 단계를 포함하여 구성된 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법을 제공한다.
본 발명에 의하면, 단순한 공정에 의해 안정된 콘택특성을 갖는 신뢰성 우수한 반도체장치의 셀프얼라인 콘택구조를 형성하는 것이 가능하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제8도는 본 발명의 제1실시예에 따른 반도체장치의 셀프얼라인콘택구조 형성방법을 나타낸 공정 순서도,
제5도 내지 제12도는 본 발명의 제2실시예에 따른 반도체장치의 셀프얼라인콘택구조 형성방법을 나타낸 공정 순서도,
제13도 내지 제17도는 본 발명의 제3실시예에 따른 반도체장치의 셀프얼라인콘택구조 형성방법을 나타낸 공정 순서도.
Claims (17)
- 반도체기판상에 각각 절연층에 의해 분리절연된 도전층패턴들을 형성하는 단계, 상기 도전층 패턴들이 형성된 반도체기판상에 제1물질을 침적하여 반도체기판상의 소정 영역에 제1물질층패턴을 형성하는 단계, 상기 제 1물질층패턴이 형성되어 있는 반도체기판상의 소정영역 이외의 영역에 상기 제1물질과의 식각선택비가 큰 제2물질을 침적하여 제2물질층을 형성하는 단계, 상기 제1물질층패턴을 제거하여 상기 반도체기판의 소정부분을 노출시키는 단계, 상기 결과물상에 도전물질을 침적하여 상기 노출된 반도체기판의 소정부분에 콘택구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제1물질과 제2물질은 비전도성물질임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제1물질은 포토레지스트임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제2물질은 산화막임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제4항에 있어서, 상기 산화막은 LPD방식에 의해 형성된 것임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제1물질층패턴은 현상(Develop) 방법에 의해 제거하는 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 반도체기판상에 각각이 절연층에 의해 분리절연된 도전층패턴을 형성하는 단계를 반도체기판상에 절연막을 형성하고 이 절연막위에 도전층을 형성하는 단계와, 상기 도전층상에 제1절연층을 형성하는 단계, 상기 제1절연층과 도전층 및 절연막을 사진식각공정에 의해 패터닝하여 소정의 패턴을 형성하는 단계, 상기 결과물 전면에 제2절연층을 형성한 후 이를 전면 이방성식각하여 상기 패턴의 측면에 스폐이서를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체장치의 셀프얼라인 콘태구조 형성방법.
- 제7항에 있어서, 상기 도전층은 폴리실리콘과 폴리사이드 중에서 선택한 어느 하나임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제7항에 있어서, 상기 제1절연층 및 제2절연층은 산화막, 질화막 및 산화막과 질화막의 복합막중에서 선택한 최소한 하나임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제1물질층패턴이 형성되는 반도체기판의 소정 영역은 상기 도전층패턴들 사이의 반도체기판상의 영역임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제1항에 있어서, 상기 제1물질층패턴이 형성되어 있는 반도체기판상의 소정 영역 이외의 영역에 상기 제1물질과의 식각선택비가 큰 제2물질을 침적하여 제2물질층을 형성하는 단계는, 상기 제1물질층패턴이 형성된 반도체기판상에 제2물질을 침적하여 제2물질층을 형성하는 단계와, 평탄화공정에 의해 상기 제1물질층패턴을 노출시키는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제11항에 있어서, 상기 제1물질이 포토레지스트이고 제2물질이 SOG임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제11항에 있어서, 상기 제1물질이 SOG이고 제2물질이 산화막임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 반도체기판상에 도전층패턴을 형성하는 단계, 상기 도전층패턴이 형성된 반도체기판상에 절연막을 형성하는 단계, 상기 결과물상에 각각이 절연층에 의해 분리절연된 제1도전층패턴들을 형성하는 단계, 상기 제1도전층패턴들이 형성된 반도체기판상에 제1물질을 침적하여 반도체기판상의 소정영역에 제1물질층패턴을 형성하는 단계, 상기 제1물질층패턴이 형성되어 있는 반도체기판상의 소정영역 이외의 영역에 상기 제1물질과의 식각선택비가 큰 제2물질을 침적하여 제2물질층을 형성하는 단계, 상기 제1물질층패턴을 제거하는 단계, 전면식각에 의해 상기 절연막을 제거하여 상기 반도체기판의 소정부분을 노출시키는 단계, 상기 결과물상에 도전물질을 침적하여 상기 노출된 반도체기판의 소정부분에 콘택구조를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제14항에 있어서, 상기 제1물질이 포토레지스트이고 제2물질이 SOG임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제14항에 있어서, 상기 제1물질이 SOG 이고 제2물질이 산화막임을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.
- 제14항에 있어서, 상기 제1물질층패턴이 형성되어 있는 반도체기판상의 소정영역 이외의 영역에 상기 제1물질과의 식각선택비가 큰 제2물질을 침적하여 제2물질층을 형성하는 단계는, 상기 제1물질층패턴이 형성된 반도체기판상에 제2물질을 침적하여 제2물질층을 형성하는 단계와, 평탄화공정에 의해 상기 제1물질층패턴을 노출시키는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 셀프얼라인 콘택구조 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018788A KR940010196A (ko) | 1992-10-13 | 1992-10-13 | 반도체장치의 콘택구조 형성방법 |
| JP5254414A JPH06204219A (ja) | 1992-10-13 | 1993-10-12 | 半導体装置のコンタクト構造形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018788A KR940010196A (ko) | 1992-10-13 | 1992-10-13 | 반도체장치의 콘택구조 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940010196A true KR940010196A (ko) | 1994-05-24 |
Family
ID=19341068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920018788A KR940010196A (ko) | 1992-10-13 | 1992-10-13 | 반도체장치의 콘택구조 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06204219A (ko) |
| KR (1) | KR940010196A (ko) |
-
1992
- 1992-10-13 KR KR1019920018788A patent/KR940010196A/ko not_active Application Discontinuation
-
1993
- 1993-10-12 JP JP5254414A patent/JPH06204219A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204219A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940010205A (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR940016734A (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| KR910019258A (ko) | 반도체장치 및 그 제조방법 | |
| KR970051945A (ko) | 반도체장치의 제조방법 | |
| KR940010196A (ko) | 반도체장치의 콘택구조 형성방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR930014995A (ko) | 비휘발성 메모리의 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR950021063A (ko) | 반도체 소자의 스텝 커버리지(Step coverage) 향상방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR940008088A (ko) | 반도체메모리장치의 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960039139A (ko) | 반도체 소자의 금속배선층 형성방법 | |
| KR970030404A (ko) | 반도체 장치의 층간절연막 평탄화 방법 | |
| KR980006391A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR970013314A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960043103A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR970023630A (ko) | 반도체 소자 제조방법 | |
| KR960035810A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR960035808A (ko) | 자기정렬콘택 형성방법 | |
| KR900017103A (ko) | Fet의 게이트전극 미세패턴 형성방법 | |
| KR970023711A (ko) | 반도체소자의 콘택부 형성방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| WITB | Written withdrawal of application |