KR960035808A - 자기정렬콘택 형성방법 - Google Patents
자기정렬콘택 형성방법 Download PDFInfo
- Publication number
- KR960035808A KR960035808A KR1019950004623A KR19950004623A KR960035808A KR 960035808 A KR960035808 A KR 960035808A KR 1019950004623 A KR1019950004623 A KR 1019950004623A KR 19950004623 A KR19950004623 A KR 19950004623A KR 960035808 A KR960035808 A KR 960035808A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- insulating film
- selective deposition
- contact
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택되는 제1전도막 상에 절연되어 형성된 제2전도막 패턴간의 미세한 간격 사이로 콘택물질을 콘택시키는 반도체 소자의 콘택 형성 방법에 있어서; 상기 제1전도막 상에 제1절연막, 제2전도막, 제2절연막, 금속막의 선택적 증착 매개물이 차례로 적층된 구조의 패턴을 형성하는 단계; 상기 금속막의 선택적 증착 매개물의 측벽 및 상부 표면이 노출되도록 상기 물질막 이외의 다른부위에 얇은 제3절연막을 형성하는 단계; 상기 노출된 선택적 증착 매개물상에 선택적 금속막을 형성하는 단계; 전체구조 상부 표면을 따라 일정 두께로 제4절연막을 형성하는 단계; 상기 제 1전도막 표면이 노출될 때까지 상기 제 4절연막을 비등방성 전면식각하는 단계; 및 콘택물질을 형성하는 단계를 포함하는 것을 특징으로 하는 자기정력콘택 형성방법에 관한 것으로, 콘택의 오정렬로 인한 소자 제조의 실패를 방지하고, 모든 웨이퍼에 형성되는 콘택홀의 크기변화를 방지할 수 있어 공정의 제어가 용이함으로, 소자의 제조 수율 및 전기적 특성을 향상시키는 효과를 가져온다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1J도는 본 발명의 일시시예에 따른 자기정렬콘택 형성 공정도.
Claims (4)
- 콘택되는 제1전도막 상에 절연되어 형성된 제2전도막 패턴간의 미세한 간격 사이로 콘택물질을 콘택시키는 소자의 콘택 형성방법에 있어서; 상기 제1전도막 상에 제1절연막, 제2전도막, 제2절연막, 금속막의 선택적 증착 매개물이 차례로 적층된 구조에의 패턴을 형성하는 단계: 상기 금속막의 선택적 증착 매개물의 측벽 및 상부 표면이 노출되도록 상기 물질막의 이외의 다른 부위의에 얇은 제3절연막을 형성하는 단계; 상기 노출된 선택적 증착 매개물상에 선택적 금속막을 형성하는 단계; 전체구조 상부 표면을 따라 일정두께로 제4절연막을 형성하는 단계; 상기 제1전도막 표면이 노출될때까지 상기 제4절연막을 비등방성 전면식각 하는 단계; 및 콘택물을 형성하는 단계를 포함하는 것을 특징으로하는 자기정렬콘택 형성방법.
- 제1항에 있어서; 상기 금속막의 선택적 증착 매개물의 측벽 및 상부 표면이 노출되도록 상기 물질막 이외의 다른부위에 얇은 제3절연막을 형성하는 단계는 전체구조 상분 표면을 따라 일정두께의 얇은 제3절연막을 형성하는 단계; 전체구조 상부에 감광막을 도포하는 단계; 상기 제2전도막이 노출되지 않을 때까지 상기 감광막을 전면 에치백하는 단계; 상기 감광막을 제거하는 단계를 포함하는 것을 특징으로 하는 자기정렬콘택 형성방법.
- 제1항에 있어서; 상기 금속막의 선택적 증착 매개물은 실리콘막 또는 폴리실리콘막인 것을 특징으로 하는 자기정렬콘택 형성방법.
- 제3항에 있어서; 상기 선택적 금속막은 텅스텐막인 것을 특징으로 하는 자기정렬콘택 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004623A KR0147716B1 (ko) | 1995-03-07 | 1995-03-07 | 자기정렬콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004623A KR0147716B1 (ko) | 1995-03-07 | 1995-03-07 | 자기정렬콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035808A true KR960035808A (ko) | 1996-10-28 |
| KR0147716B1 KR0147716B1 (ko) | 1998-11-02 |
Family
ID=19409352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004623A KR0147716B1 (ko) | 1995-03-07 | 1995-03-07 | 자기정렬콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0147716B1 (ko) |
-
1995
- 1995-03-07 KR KR1019950004623A patent/KR0147716B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0147716B1 (ko) | 1998-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940016734A (ko) | 고집적 반도체 소자의 접속장치 및 그 제조방법 | |
| KR960005789A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR960035808A (ko) | 자기정렬콘택 형성방법 | |
| KR920017236A (ko) | 폴리실리콘층을 이용한 자기정렬콘택 제조방법 | |
| KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| KR100268796B1 (ko) | 반도체소자 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960035810A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR970013314A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR980005486A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR960026180A (ko) | 반도체소자의 제조방법 | |
| KR950007100A (ko) | 자기정렬 콘택 형성 방법 | |
| KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970023755A (ko) | 반도체 소자의 도전층간 절연 방법 | |
| KR970052364A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960015738A (ko) | 반도체소자 및 그 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR970054036A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970030363A (ko) | 반도체 소자의 제조방법 | |
| KR960026161A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090427 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |