KR940008610B1 - 고속 수렴 인자 결정 방법 및 프로세서 - Google Patents

고속 수렴 인자 결정 방법 및 프로세서 Download PDF

Info

Publication number
KR940008610B1
KR940008610B1 KR1019910701002A KR910701002A KR940008610B1 KR 940008610 B1 KR940008610 B1 KR 940008610B1 KR 1019910701002 A KR1019910701002 A KR 1019910701002A KR 910701002 A KR910701002 A KR 910701002A KR 940008610 B1 KR940008610 B1 KR 940008610B1
Authority
KR
South Korea
Prior art keywords
binary
value
convergence
computer program
selecting
Prior art date
Application number
KR1019910701002A
Other languages
English (en)
Other versions
KR920701901A (ko
Inventor
루이스 린즐레이 브렛
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR920701901A publication Critical patent/KR920701901A/ko
Application granted granted Critical
Publication of KR940008610B1 publication Critical patent/KR940008610B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/535—Dividing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552—Powers or roots, e.g. Pythagorean sums
    • G06F7/5525—Roots or inverse roots of single operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
    • G06F2207/5355—Using iterative approximation not using digit recurrence, e.g. Newton Raphson or Goldschmidt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4873—Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
고속 수렴 인자 결정 방법 및 프로세서
[도면의 간단한 설명]
제1도는 본 발명의 한실시예를 도시한 블록도.
제2도는 수렴 제산에 있어서 수렴 인자 결정을 향상시키기 위해 새롭게 정상화된 시그니피컨드 결정의 한 실시예를 도시한 블럭도.
제3도는 제곱근 결정에 있어서 수렴 인자 결정을 강화시키기 위한 새롭게 정상화된 시그니피컨드 결정의 한 실시예를 도시한 블록도.
제4도는 본 발명의 컴퓨터 하드웨어 실행의 블럭도.
[발명의 상세한 설명]
[발명의 배경]
이동 소숫점 수렴 호제법 및 제곱근 연산 결정의 전통적인 이행이 양쪽 연산 모두안에서 효과적인 수렴 인자의 계산 부족으로 인해 곤란하게 된다. 수렴 연산은 소정의 정확한 결과를 이루기 위해 반복된 곱셈을 사용한다. 수정된 입력값, X의 가능한 범위는 0<X<2로 알려져 있다. 이러한 범위의 다른 제한은 연산 결정을 진척시킨다.
게다가, 수렴 호제법에 대한 수렴 인자의 결정은 일반적으로 정상화 단계, 전달-전파 단계를 요하는 뺄셈 동작, 및 다른 정상화 단계를 필요로 한다. 게다가, 제곱근 계산을 위한 수렴 인자의 결정은 계수 계산을 필요로 한다. 따라서 수렴 호제법 및 제곱근 결정을 위한 수렴 인자의 평가는 이동-소숫점 곱셈 계산보다 보다 많은 계산 싸이클을 필요로 한다. 수렴 인자가 양쪽 계산에 있어서 연속적으로 발생하기 때문에, 수렴 인자의 계산의 비능률성은 수렴 호제법과 제곱근 결정 연산 모두에 있어서 계산의 효율성을 곧바로 감소시킨다.
상기와 같은 요구는 디지탈 플랫포옴안에서 이들 두 개의 전체 프로세서를 용이하게 하기 위해 수렴 호제법 미 제곱근 결정을 위해 수렴 호제법 및 제곱근 결정을 위한 수렴 인자의 보다 효율적인 결정 방법에 대해 존재한다.
[발명의 요약]
본 발명은, 조합 논리를 경유하여 수렴 인자 결정을 친칙시키고 수렴 인자 결정에 대해 변경된 입력값에 대해 제한된 범위를 취하므로써, 디지털 신호 중앙 연산 처리 장치와 같은 수치 중앙 연산 처리 장치로 이동 소숫점 수렴 호제법 및 제곱근 결정은 위한 수렴 인자 결정의 효율성을 강화시킨다. 이 접근법은 감산 및 전달-전파 동작을 회피하며, 그에 따라 양쪽 수렴 연산이 승배기 도달시간 인자에 의해 우선적으로 제한되게 해준다.
[본 발명을 실행하기 위한 최상의 모드]
일반적으로 수자(100)로 표시된 제1도는 본 발명의 한 실시예를 나타내는 플로우 챠트로써, X(116), X'에 대한 새로운 값을 결정하기 위해, 다양한 동작에 대조적으로, 유리한 조합 논리를 경유하여 새롭게 정상화된 시그니피컨드(f')의 결정을 사용하고, 소정의 정확도를 가진 해가 구해질때까지 반복(118, 120)되는 수리적 결정, 즉 수렴 호제법 또는 제곱근 결정으로 사용된 수렴 인자를 얻게 된다.
본 발명의 한 실시예에 따라 이동-소숫점 연산을 사용하여 수렴 제산 및 제곱근 결정을 시작하기 위해, 수치 중앙 연산 처리 장치(예를 들면, 디지털 신호 중앙 연산 처리 장치)는 X가 ±∞, ±0 또는 낫어-넘버(NaN ; Not-a-Number)(102)에 일치하는지 여부를 결정하기 위해 입력 X를 체크하기 위해 프로세싱 플랫포옴을 사용한다. X가 ±∞, ±0 또는 NaN에 일치할 경우, 에러-체크 메카니즘은 0.5<X<B로의 X의 범위 제한(122, B는 아래와 같이 여러값으로 나타냄)을 사용하는 원리에 따라 수렴 인자 결정을 회피한다. X가 ±∞, ±0 또는 NaN와 다른 값을 가질 경우, X는 적당한 시드값 S만큼의 곱셈에 의해 변경되며, B가 제곱근 결정(103, 104)에 대해 2.0, 수렴 제산에 대해 1.5로 할당되도록 0.5≤X<B의 범위내에서의 X를 얻기 위해 S가 실행할 수 있는 값, 즉 S1/X가 된다. X를 X=2e*f로 세트시킬 경우, 1≤f<2(105)로 된다. 그때 프로세싱 플랫포옴은 0.5≤X<1.0인지 여부를 체크한다. 0.5≤X<1.0일 경우, 플랫포옴은 e=-1(110)로 세트된다. 0.5≤X<1.0이 성립되지 않고, 1.0≤X<1.0이 성립되지 않고, 1.0≤X<β(108)일 경우, e는 0로 세트된다(112). e가 세트될 경우(110, 112), f'가 결정되며(114 ; f'의 결정에 관한 추가된 세부 사항이 아래에 제공될 것이다). X'가 또한 결정되며, 이때 X'=2e*f이다. 플랫포옴은 수렴 제산 또는 제곱근 결정(118)과 같은 수리적 결정이 발생되도록 수렴 인자를 계산하기 위해 X'를 사용한다. 그때 수렴 연산이 수렴 제산 또는 제곱근 결정과 같은 수리적 결정이 발생되도록 계산되고, 소정의 정확도를 가진 해가 구해질때까지 반복된다(120).
수렴 제산 결정을 위해, 제2도에서 숫자(200)로 표시되고, e가 세트(110, 112)된 후의 수렴 인자 결정을 한 실시예에 있어서, 프로세싱 플랫포옴은 기수 바이어스를 사용하여 IEEE 754-1985 이동 소수점 기준에 따라 지수 e를 바이어스하고, 최하위 비트와 바이어싱된 지수를 제공한다.
바이어싱된 지수의 최하위 비트가 1일 경우(214), 1.WXYZO의 이진수 f값이 선택된다(212, 213). 바이어싱된 최하위 비트가 0일 경우, 1.1VWXY의 이준수 f값이 선택된다(21, 215). 관련된 최하위 비트가 0일 경우 f'에 대해 1.0V'W'X'Y'의 이진수를 제공하고, 관련된 최하위 비트가 1(218)일 경우f'에 대해 1.W'X'Y'Z' 1의 인진수를 제공하도록 f의 선택된 값이 반전된다. 게다가, 바이어싱된 지수 e이 최하위 비트는 f'에 대해 최종적으로 바이어싱된 지수를 형성하도록(210) 반전된다(208).
제3도에서 수자(300)로 표시되고, e가 세트된 후(112, 114)의 제곱근 결정에 대한 수렴 인자 결정의 한 실시예에 있어서, 프로세싱 플랫포옴은 기수 바이어스를 사용하는 IEEE 754-1985 이동-소숫점 기준에 따라 지수 e를 바이어싱하고, 최하위 비트로 바이어싱된 지수를 발생시킨다(306). 바이어스된 지수의 최하위 비트가 1(314)일 경우(314), 1.VWXYZ의 이진 f값이 선택된다(312, 313). 바이어싱된 지수의 최하위 비트가 0일 경우(314), 1.11VXW의 이진 f값이 선택된다(312, 315). 관련된 최하위 비트가 0일 경우, 1.00V'W'X'의 이진수를 제공하고, 관련되 초하위 비트가 1일 경우(318) 1.V'W'X'Y'Z'의 이진수를 제공하도록 f의 선택된 값이 반전된다(316). 게다가, 바이어스된 지수의 최하위 비트가 f'에 대해 최종적으로 바이어스된 지수를 형성(315)하도록 반전된다(308).
수렴 제산 및 제곱근 결정에 있어서, 수렴 인자 결정은 에러의 원 1sb를 초래할 것이다. 에러의 원 1sb의 원인은 두 개의 보수 동작보다는 하나의 보수의 사용때문이다. 두 개의 보수가 에러의 원 1sb를 제공하지 않는 반면, 두 개의 보수는 수렴 인자 결정을 저해하는 전달-전파를 필요로 한다. 하나의 보수는 이 전달-전파를 막아주고, 그것의 속도로 인해 우선적으로 사용된다. 전형적으로 계산의 연장된 정밀 하드웨어를 사용하여 실행되고 비교적 낮은 정밀도로 라운드되기 때문에 에러의 원 1sb는 수렴 연산에 있어서 무시 가능하다.
X=1인 경우에 있어서, 에러의 원 1sb는 특별히 원보다 비소하게나마 작게되는 결과를 초래하게 될 것이며, 따라서 지수 1b는 변하게 된다.
제4도는 일반적으로 수자 400에 의해 표시되는 본 바령의 하드웨어 실행을 나타낸다. 본 발명의 실행을 위한 컴퓨터 프로그램은 프로그램 메모리(404), 다른 메모리(412)안에 저자될 수 있으며, 또는 수치 중앙 연산 처리 장치의 데이터 저장 수단 및 데이터 조정 수단의 할당으로 인해 연산 논리 유니트(ALU)안에 하드웨어로 실현될 수 있다. 한 실시예에 있어서, 프로그램 제어 유니트(402)는 본 발명을 실행하기 위해 컴퓨터 프로그램을 선택하도록 버스(410)를 사용하고, 스테이터스 레지스터는 X=±∞, ±0 또는 NaN인가의 여부를 결정한다(408), X=±∞, ±0, 또는 NaN일 경우, 프로세싱 플랫포옴은 에러-체크 메카니즘을 처리하고 프로세싱은 정지한다. X가 ±∞, ±0, 또는 NaN와 다를 경우, ALU는 X를 0.5≤X＜β가 되는 X값으로 변환시키며, 이때1/X 만큼의 곱셈은 실행가능한 변환이며 β는 수렴 제산에 대해서는 1.5로 선택되고 제곱근 결정에 대해서는 2.0으로 선택된다(406).
수렴 제산에 대해 ALU의 일차적 선택 수단은 0.5≤X＜1.0인 e에 대해 -1값을 선택하고, ALU의 이차적 선택 수단은 1.0≤X＜1.5인 e에 대해 제로값을 선택한다(406). 제곱근 결정에 대해 ALU의 3차 선택수단은 0.5≤X＜1.0인 e에 대해 -1의 값을 선택하고, ALU의 4차 수단은 1.0≤X＜2.0인 e에 대해 제로값을 선택한다(406). 이 지수 e는 IEEE 754-1985 이동-소숫점 기준에 따라 기수 바이어스 값으로 바이어싱 된다. ALU는 f의 값을 계산하고, 1≤<2일 경우 f=X/2e이고, 최상위 비트로 구성되고 일반적으로 1.VWXYZ로 기술된 일련의 이진수 비트로서 f를 출력해낸다(406). 바이어스된 지수의 최하위 비트가 제로에 일치하도록 수렴 제산 및 0.5≤X＜1.0에 대해, ALU는 최상위 비트의 출력을 선택한다(406). 바이어스된 지수의 최하우이 비트 1sb가 1에 일치하게 되도록 수렴 제산 및 1.0≤X＜1.5에 대해 ALU는 최상위 비트의 출력을 선택한다(406).
바이어스된 지수의 최하위 비트가 제로가 일치하게 되도록 제곱근 결정 및 0.5≤X＜1.0에 대해, ALU는 이진수 포인트의 오른쪽으로의 새 이진수 비트에 대해 이진 소수점의 오른쪽으로의 초기 모든 비트에 의해 이어지는 두개의 비트와 이진수 포인트의 왼쪽으로의 한 비트의 최상위 이진수 비트의 출력을 선택한다(406). 바이어스된 지수의 최하위 비트가 1에 일치하도록 제곱근 결정 및 1.0≤X＜2.0에 대해, ALU는 이진수 포인트의 오른쪽으로의 새 이진수 비트에 대한 이진수 포인트의 오른쪽으로의 초기 모든 비트와 이진수 포인트의 왼쪽으로의 비트중 최상위 비트의 출력을 선택한다(406). ALU는 또한 새롭게 바이어스된 지수(406)를 결정하기 위해 바이어스된 지수의 최하위 비트를 보충한다(406).
이러한 모든 결정에 대해, ALU는 X'를 결정하고, 이때 X'=2e*f'(406)이다. 수렴 제산에 대해 ALU는 2.0-X'의 수렴 인자를 결정하고 제곱근 결정에 대해 1.5-0.5X'의 수렴 인자를 결정한다(406). ALU는 소정의 정확도를 가진 해가 구해질때까지 관련된 수렴 인자를 사용하여 수렴 제산 연산 또는 제곱근 결정을 계산하는데 하나이상의 데이타 조정 및 저장 장치를 사용한다.

Claims (10)

  1. 수리적 결정, 즉, 수렴 제산 결정 또는 제곱근 결정에 대해 ±∞, ±0 또는 낫-어-넘버(NaN)와는 다른 입력값을 이용하여 수렴 인자를 처리하기 위한 프로세싱 플랫포옴을 포함하는 수치 중앙 연산 처리 장치로써, 입력값이 값 X로 변경되고, 그에 따라 X가 0.5에 일치하거나 큰 하한 및, 최소한 부분적으로 상기 수리적 결정에 의해 결정된 상한 β을 가진 범위로 제한되며, X=2e*f로 규정되는 수치 중앙 연산처리 장치에 있어서, A)±∞, ±0 또는 NaN과는 다른 입력값을 선택하기 위해 입력값에 응답하는 제 1 선택수단, B) 0.5≤X＜β가 되도록 값 X로 선택된 입력값을 변환시키기 위해 상기 제 1 선택 수단에 응답하는 입력값 변환 수단으로써, 각각의 β값이 수리적 결정에 관련된 상수값인 입력값 변환 수단, C) 지수 e에 대한 값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 지수 수단, D) f에 대한 값을 결정하기 위해 상기 입력값 변환 수단 및 지수 수단에 응답하는 제1결정 수단으로써, 1≤f＜2가 되도록 X=X/2e가 되고 f는 최상위 이진수 비트 및 나머지 이진수 비트로써 구성된 일련의 이진수 비트로써 표현되는 제1결정 수단, E) 1인 f의 최상위 이진수 비트를 이진수 소수점의 오른쪽에 위치한 f의 나머지 이진수 비트와 함께 이진수 포인트의 바로 왼쪽에 배치시키기 위해 제 1 결정 수단에 응답하는 위치 설정 수단, F) X값 및 수리적 결정에 따라 이진수 소숫점의 오른쪽으로 이진수 비트를 선택하기 위해 상기 위치 설정 수단 및 제 1 결정 수단에 응답하는 제 2 선택 수단, G) 이진수 포인트의 오른쪽으로 선택된 이진수 비트의 보수를 결정하기 위해 상기 제 2 선택 수단에 응답하는 보완 수단, H) 1인 f의 최상위 비트와 선택된 이진수 비트의 보수를 결합시키므로써, f', 즉 f에 대한 새로운 값을 결정하기 위해 상기 보완 수단에 응답하는 결합 수단, I) X', 즉 X에 대한 새로운 값 X=2e*f가 되도록 X'를 결정하기 위해 상기 결합 수단에 응답하는 제2결정 수단, 및 J) 수렴 제산에 대해 Y=2.0-X'가 되고 제곱근 결정에 대해 Y=1.5-0.5X'가 되도록 수렴 인자 Y를 발생시키기 위해 상기 제2결정 수단에 응답하는 제3결정 수단을 보유하는 프로세싱 플랫포옴을 포함하는 수치 중앙 연산 처리 장치.
  2. 제1항에 있어서, 입력값이 ±∞, ±0 또는 NaN와는 다르다는 것을 결정하는 상기 제1선택 수단이 에러 체크 과정을 실행하기 위한 프로세싱 플렛포움을 포함하고, 상기 상한이 수렴 제산의 수리적 결정에 대해 β=1.5이며, 제곱근의 수리적 결정에 대해 β=2.0인 것중 하나인 수치 중앙 연산 처리 장치.
  3. 제1항에 있어서, 지수 e에 대한 값을 선택하기 위한 지수 수단이 A) 수렴 제산 결정에 있어서, 0.5≤X<1.0이 되도록 X값에 대해 e의 -1값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 일차 선택수단, B) 수렴 제산 결정에 있어서, 1.0≤X<1.5가 되도록 X의 값에 대해 e의 제로값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 이차 선택수단, C) 제곱근 결정에 있어서, 0.5≤X<1.0가 되도록 X의 값에 대해 의 -1값을 선택하기 위해 입력값 변환 수단에 응답하는 삼차 선택 수단, 및 D) 제곱근 결정에 있어서 1.0≤X<2.0이 되도록 X값에 대한 e의 제로값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 사차 수단을 포함하며, X값 및 수리적 결정에 따라 이진수 소수점의 오른쪽 이진수 비트를 선택하기 위한 상기 제2선택 수단이, AA) 수렴 제산 결정에 있어서 0.5≤X<1.0이 되도록 하는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 제2비트 및 그 다음의 모든 비트에 의해 이어지는 이진수 포인트의 오른쪽으로 새로운 이진수 비트에 대한 출력, BB) 수렴 제산 결정에 있어서 1.0≤X<1.5가 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 제2비트 및 2 다음의 모든 이진수 비트에 의해 이어지는 이진수 포인트의 오른쪽으로의 새로운 이진수 비트에 대한 출력, CC) 제곱근 결정에 있어서, 0.5≤X<1.0이 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 모든 비트에 의해 뒤따라지는 두개의 비트인 이진수 포인트의 오른쪽으로 새로운 이진수 비트에 대한 출력, 및 DD) 0 제곱근 결정에 있어서 1.0≤X<2.0이 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 모든 비트인 이진수 포인트의 오른쪽으로의 새 이진수 비트에 대한 출력을 제공하는 수치 중앙 연산 처리 장치.
  4. 제1항에 있어서, 이진수 포인트의 오른쪽으로 선택된 비트의 보수를 결정하기 위한 보안 수단중 최소한 하나가 이진수 포인트의 오른쪽으로의 모든 비트값을 반전시키는 것을 포함하고, 소정의 정확도를 가진 해가 유발된 수리적 결정에 대해 도달될때까지 수렴 인자의 결정을 반복하는 수단을 또한 포함하며, 소정의 정확도를 가진 해가 유발된 타입의 결정에 대해 도달될때까지 수렴 인자의 결정을 반복하기 위해 하나 이상의 데이타 조정 및 저장 장치를 할당하는 것을 또한 포함하고, 컴퓨터 프로그램 저장 매체 자체가 수렴단자의 프로세싱을 실행할 수 있도록 본 장치의 제 1 선택 수단, 입력값 변환 수단, 지수 수단, 제 1 결정 수단, 위치 설정 수단, 제 2 선택 수단, 보완 수단, 결합 수단, 제 2 결정 수단, 및 제 3 결정 수단의 고정된 하드웨어 실시예를 포함하는 컴퓨터 프로그램 저장 매체를 포함하며, 컴퓨터 프로그램 저장 매체 자체가 수렴인자를 처리할 수 있도록 본 장치에 의해 이루어진 프로세싱의 컴퓨터 프로그램 응용을 포함하는 컴퓨터 프로그램 저장 매체를 또한 포함하는 수치 중앙 연산 처리 장치.
  5. 제1항에 있어서, 두개의 파트가 수렴 인자를 처리하도록 병합시키기 위해 본 장치의 제1선택 수단, 입력값 변환 수단, 지수 수단, 제1결정 수단, 위치 설정 수단, 제2선택 수단, 제2결정 수단, 및 제 3 결정수단의 고정된 헤드웨어 실시예의 최소한 한 파트와 본 장치에 의해 달성된 프로세싱의 컴퓨터 프로그램 응용의 최소한 한 파트와의 조합을 보유한 컴퓨터 프로그램 저장 매체를 포함하는 수치 중앙 연산 처리 장치.
  6. 수리적 결정, 즉 수렴 제산 또는 제곱근 결정 및, 0.5와 같거나 큰 하한 및 상기 수리적 결정에 의해 결정된 상한 β를 가진 임의의 범위로 제한되며 ±∞, ±0 또는 NaN와는 다른 입력값 X, 즉 X=2e*f에 대해 수렴 인자 2.0-X 및 1.5-0.5X의 이동-소숫점 계산을 촉진 및 개선시키기 위해 수치 중앙 연산 처리장치의 데이타 저장 및 데이타 조정 수단 할당 방법에 있어서, A) 입력값 X를 저장하기 위해 하나이상의 데이타 입력 장치를 할당하는 단계, B) 상기 입력값이 ±∞, ±0 또는 NaN가 되지 않게 결정하기 위해 하나이상의 데이타 조정 장치를 할당하는 단계, C) 입력값 X을 0.5≤X<β가 되는 X값으로 변환시키기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계로서, β가 수리적 결정에 관련된 상수값인 단계, D) 치수 e에 대한 값을 선택하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계, E) 1≤f<2가 되도록 f=X/2e이고 f가 최상위 비트 및 나머지 이진수 비트로 구성된 일련의 이진수 비트에 의해 표현되는 f에 대한 값을 결정하기 위해 하나이상의 데이터 조정 및 저장 장치를 할당하는 단계, F) 이진수 소숫점의 오른쪽으로 f의 나머지 이진수 비트와 함께 f의 최상위 비트를 1에 세트시키기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계, G) X의 값 및 수리적 결정에 따라 이진수 소숫점의 오른쪽으로 이진수 비트를 선택하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계, H) 이진수 소숫점의 오른쪽으로 선택된 이진수 비트의 보수를 구하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계, I) f의 최상위 비트 1을 선택된 이진수 비트의 보수와 결합시켜 f에 대한 새로운 값, 즉 f'값을 결정하기 위해 하나 이상의 데이타 조정 및 저장 장치를 할당하는 단계, J) 새로운 X, 즉 X'값, X'=2e*f'를 정하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계, 및 K) 수렴 제산에 대해 Y=2.0-X'이고 제곱근 결정에 대해 Y=1.5-0.5X'가 되도록 수렴 인자 Y를 발생시키기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계를 포함하는 데이타 저장 및 데이타 조정 수단 할당 방법.
  7. 제6항에 있어서, 소정의 정확도를 가진 해가 유발된 타입의 결정에 대해 도달될때까지 수렴 인자의 결정을 반복하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 단계를 포함하는 데이타 저장 및 데이타 조정 수단 할당 방법.
  8. 제6항에 있어서, 컴퓨터 프로그램 저장 매체 자체가 상기 프로그램을 실행할 수 있도록 본 발명의 컴퓨터 프로그램의 고정된 하드웨어 실시예를 포함하는 컴퓨터 프로그램 저장 매체를 또한 포함하는 데이타 저장 및 데이타 조정 수단 할당 방법.
  9. 제6항에 있어서, 컴퓨터 프로그램 저장 매체 자체가 상기 프로그램을 실행할 수 있도록 본 방법의 컴퓨터 프로그램 응용을 포함하는 컴퓨터 프로그램 저장 매체를 포함하는 데이타 저장 및 데이타 조정 수단 할당 방법.
  10. 제6항에 있어서, 두개의 수렴 인자를 처리하도록 병합시키기 위해 본 장치의 제1선택 수단, 입력값 변환 수단, 지수 수단, 제1결정 수단, 위치 설정 수단, 제2선택 수단, 제2결정 수단, 및 제3결정 수단의 고정된 헤드웨어 실시예의 최소한 한 파트와 본 장치에 의해 달성된 프로세싱의 컴퓨터 프로그램 응용의 최소한 한 파트와의 조합을 보유한 컴퓨터 프로그램 저장 매체를 포함하는 데이타 저장 및 데이타 조정 수단 할당 방법.
KR1019910701002A 1989-12-29 1990-12-03 고속 수렴 인자 결정 방법 및 프로세서 KR940008610B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US45891589A 1989-12-29 1989-12-29
US458915 1989-12-29
US458,915 1989-12-29
PCT/US1990/007034 WO1991010188A1 (en) 1989-12-29 1990-12-03 Method and processor for high-speed convergence factor determination

Publications (2)

Publication Number Publication Date
KR920701901A KR920701901A (ko) 1992-08-12
KR940008610B1 true KR940008610B1 (ko) 1994-09-24

Family

ID=23822608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910701002A KR940008610B1 (ko) 1989-12-29 1990-12-03 고속 수렴 인자 결정 방법 및 프로세서

Country Status (5)

Country Link
EP (1) EP0461230A4 (ko)
JP (1) JPH04505978A (ko)
KR (1) KR940008610B1 (ko)
CA (1) CA2050353C (ko)
WO (1) WO1991010188A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878190A (en) * 1988-01-29 1989-10-31 Texas Instruments Incorporated Floating point/integer processor with divide and square root functions
US4949296A (en) * 1988-05-18 1990-08-14 Harris Corporation Method and apparatus for computing square roots of binary numbers
US5157624A (en) * 1990-12-13 1992-10-20 Micron Technology, Inc. Machine method to perform newton iterations for reciprocal square roots

Also Published As

Publication number Publication date
KR920701901A (ko) 1992-08-12
EP0461230A1 (en) 1991-12-18
JPH04505978A (ja) 1992-10-15
CA2050353A1 (en) 1991-06-30
CA2050353C (en) 1994-08-30
EP0461230A4 (en) 1993-08-18
WO1991010188A1 (en) 1991-07-11

Similar Documents

Publication Publication Date Title
KR920005226B1 (ko) 부동 소수점 연산장치
CN107273090A (zh) 面向神经网络处理器的近似浮点乘法器及浮点数乘法
US5633818A (en) Method and apparatus for performing floating point arithmetic operation and rounding the result thereof
US6138135A (en) Propagating NaNs during high precision calculations using lesser precision hardware
US5267186A (en) Normalizing pipelined floating point processing unit
JPH0727456B2 (ja) 浮動小数点演算装置
JP2002108606A (ja) スティッキービット生成回路及び乗算器
JPH03171324A (ja) オペランドの平方根を計算する回路及び方法
KR100465371B1 (ko) 덧셈 및 반올림 연산을 동시에 수행하는 부동 소수점ａｌｕ 연산 장치
JPH02115928A (ja) ステイツキ‐ビツト値を予測する回路およびその方法
JP3345894B2 (ja) 浮動小数点乗算器
US5867413A (en) Fast method of floating-point multiplication and accumulation
JPH0687218B2 (ja) 浮動小数点数演算処理装置及び除数倍数生成装置
KR940008610B1 (ko) 고속 수렴 인자 결정 방법 및 프로세서
KR940008611B1 (ko) Ieee 754-1985 표준에 따라서 라운딩한 2진 부동 소숫점 연산
US5305247A (en) Method and processor for high-speed convergence factor determination
JP2645422B2 (ja) 浮動小数点演算処理装置
CN114691082A (zh) 乘法器电路、芯片、电子设备及计算机可读存储介质
JPH086766A (ja) 正弦余弦演算装置
JP2508286B2 (ja) 平方根演算装置
JPH0831024B2 (ja) 演算プロセッサ
KR20010067226A (ko) 인터폴레이션 방법 및 장치
JPH0251732A (ja) 浮動小数点演算器
JP2518532B2 (ja) 減算シフト型除算器
JP2000010763A (ja) 除算回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee