KR920701901A - 고속 수렴인자 결정방법 및 프로세서 - Google Patents

고속 수렴인자 결정방법 및 프로세서

Info

Publication number
KR920701901A
KR920701901A KR1019910701002A KR910701002A KR920701901A KR 920701901 A KR920701901 A KR 920701901A KR 1019910701002 A KR1019910701002 A KR 1019910701002A KR 910701002 A KR910701002 A KR 910701002A KR 920701901 A KR920701901 A KR 920701901A
Authority
KR
South Korea
Prior art keywords
binary
value
computer program
selecting
bit
Prior art date
Application number
KR1019910701002A
Other languages
English (en)
Other versions
KR940008610B1 (ko
Inventor
루이스 린즐레이 브렛
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR920701901A publication Critical patent/KR920701901A/ko
Application granted granted Critical
Publication of KR940008610B1 publication Critical patent/KR940008610B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/535—Dividing only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552—Powers or roots, e.g. Pythagorean sums
    • G06F7/5525—Roots or inverse roots of single operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/535—Indexing scheme relating to groups G06F7/535 - G06F7/5375
    • G06F2207/5355—Using iterative approximation not using digit recurrence, e.g. Newton Raphson or Goldschmidt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4873—Dividing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음

Description

고속 수렴인자 결정방법 및 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 도시한 블럭도이다. 제2도는 수렴 제산에 있어서 수렴 인자 결정을 향상시키기 위해 새롭게 정상화된 시그니피컨드 결정의 한 실시예를 도시한 블럭도이다.

Claims (10)

  1. 수리적 결정, 즉 수렴 제산 결정 또는 제곱근 결정에 대해 ±∞, ±0, 또는 낫-어-넘버(NaN)와는 다른 입력값을 이용하여 수렴 인자를 처리하기 위한 프로세싱 플랫포옴을 포함하는 수치 중앙 연산 처리 장치로써, 입력값이 값 X로 변경되고, 그에 따라 X가 0.5에 일치하거나 큰 하한 및, 최소한 부분적으로 상기 수리적 결정에 의해 결정된 상한 β를 가진 범위로 제한되며, X=2a*f로 규정되는 수치 중앙연산처리 장치에 있어서, A) ±∞, ±0, 또는 (NaN)과는 다른 입력값을 선택하기 위해 입력값에 응답하는 제1선택수단, B) 0.5 ≤ X 〈 β가 되도록 값 X로 선택된 입력값을 변환시키기 위해 사기 제1선택 수단에 응답하는 입력값 변환 수단으로써, 각각의 β값이 수리적 결정에 관련된 상수값인 입력값 변환수단, C) 지수 e에 대한 값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 지수수단, D) f에 대한 값을 결정하기 위해 상기 입력값 변환 수단 및 지수 수단에 응답하는 제1결정 수단으로써 1≤f 〈 2가 되도록 f=X/2a가 되고 f는 최상위 이진수 비트 및 나머지 이진수 비트로써 구성된 일련의 이진수 비트로써 표현되는 제1결정 수단, E) 1인 f의 최상위 이진수 비트를 이진수 소수점의 오른쪽에 위치한 f의 나머지 이진수 비트와 함께 이진수 포인트의 바로 왼쪽에 배치시키기 위해 제1결정 수단에 응답하는 위치설정수단, F) X값 및 수리적 결정에 따라 이진수 소숫점의 오른쪽으로 이진수 비트를 선택하기 위해 상기 위치 설정 수단 및 제1결정 수단에 응답하는 제2선택 수단, G) 이진수 포인트의 오른쪽으로 선택된 이진수 비트의 보수를 결정하기 위해 상기 제2선택 수단에 응답하는 보완 수단, H) 1인 f의 최상위 비트와 선택된 이진수 비트의 보수를 결합시키므로써, f' 즉 f에 대한 새로운 값을 결정하기 위해 상기 보완 수단에 응답하는 결합수단, I) X', 즉 X에 대한 새로운 값 X'=2a*F가 되도록 X'를 결정하기 위해 상기 결합 수단에 응답하는 제2결정 수단, 및 J) 수렴 제산에 대해 Y=2.0-X'가 되고 제곱근 결정에 대해 Y=1.5-0.5X'가 되도록 수렴인자 Y를 발생시키기 위해 상기 제2결정 수단에 응답하는 제3결정 수단을 보유하는 프로세싱 플랫포옴을 포함하는 수치 중앙연산처리장치.
  2. 제1항에 있어서, 입력값이 ±∞, ±0, 또는 (NaN)와는 다르다는 것을 결정하는 상기 제1선택 수단이 에러 체크 과정을 실행하기 위한 프로세싱 플랫포옴을 포함하고, 상기 상한이 수렴 제산의 수리적 결정에 대해 β=1.5이며 제곱근의 수리적 결정에 대해 β=2.0인 것중 하나인 수치 중앙연산처리장치.
  3. 제1항에 있어서, 지수 e에 대한 값을 선택하기 위한 지수 수단이 A) 수렴 제산결정에 있어서, 0.5≤X 1.0이 되도록 X값에 대해 e의 -1값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 일차 선택 수단, B)수림제산결정에 있어서, 0.5≤X 1.5가 되도록 X의 값에 대해 e의 제로값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 이차선택수단, C)제곱근 결정에 있어서, 1.5≤1.0가 되도록 X의 값에 대해 e의 -1값을 선택하기 위해 입력값 변환 수단에 응답하는 삼차 선택 수단, 및 D) 제곱근 결정에 있어서, 1.0≤X 2.0이 되도록 X값에 대한 e의 제로값을 선택하기 위해 상기 입력값 변환 수단에 응답하는 사차 수단을 포함하며, X값 및 수시적 결정에 따라 이진수 소수점의 오른쪽으로 이진수 비트를 선택하기 위한 상기 제2선택 수단이, AA) 수렴 제산 결정에 있어서, 0.5≤X 1.0이 되도록 하는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 제2비트 및 그 다음의 모든 비트에 의해 이어지는 이진수 포인트의 오른쪽으로 새로운 이진수 비트에 대한 출력, BB) 수렴 제산 결정에 1.0≤X 1.5가 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 제2비트 및 2다음의 모든 이진수 비트에 의해 이어지는 이진수 포인트의 오른쪽으로 새로운 이진수 비트에 대한 출력, CC) 제곱근 결정에 있어서, 0.5≤X 1.0이 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 모든 비트에 의해 뒤따라지는 두개의 비트인 이진수 포인트의 오른쪽으로 새로운 이진수 비트에 대한 출력, 및 DD) 0제곱근 결정에 있어서, 1.0≤X 2.0이 되는 X의 범위에 대해, 이진수 포인트의 오른쪽으로 초기 모든 비인 포인트의 오른쪽으로 새 이진수 비트에 대한 출력을 제공하는 수치 중앙연산처리장치.
  4. 제1항에 있어서, 이진수 포인트의 오른쪽으로 선택된 비트의 보수를 결정하기 위한 보안 수단중 최소한 하나가 이진수 포인트의 오른쪽으로의 모든 비트값을 반전시키는 것을 포함하고, 소정의 정확도를 가진 해가 유발된 수리적 결정에 대해 도달될 때까지 수렴 인자의 결정을 반복하는 수단을 또한 포함하며, 소정의 정확도를 가진 해가 유발된 타입의 결정에 대해 도달될 때까지 수렴 인자의 결정을 반복하기 위해 하나이상의 데이타 조정 및 저장 장치를 할당하는 것을 또한 포함하고, 컴퓨터 프로그램 저장 매체 자체가 수렴 단자의 프로세싱을 실행할 수 있도록 본 장치의 제1선택 수단, 입력값 변환수단, 지지수단, 제1결정 수단, 위치설정수단, 제2선택수단, 보완수단, 결합수단, 제2결정 수단, 및 제3결정 수단의 고정된 하드웨어 실시예를 포함하는 컴퓨터 프로그램 저장 매체를 포함하며, 컴퓨터 프로그램 저장 매체 자체가 수렴 인자를 처리할 수 있도록 본 장치에 의해 이루어진 프로세싱의 컴퓨터 프로그램 응용을 포함하는 컴퓨터 프로그램 저장 매체를 또한 포함하는 수치 중앙 연산처리장치.
  5. 제1항에 있어서, 두개의 파트가 수렴 인자를 처리하도록 병합시키기 위해 본 장치의 제1선택 수단, 입력값 변환수단, 지수수단, 제1결정 수단, 위치설정수단, 제2선택수단, 제2결정수단, 및 제3결정 수단의 고정된 헤드웨어 실시예의 최소한 한 파트와 본 장치에 의해 달성된 프로세싱의 컴퓨터 프로그램 응용의 최소한 한 파트와의 조합을 보유하는 컴퓨터 프로그램 저장 매체를 포함하는 수치 중앙연산처리장치.
  6. 수리적 결정, 즉 수렴 제산 또는 제곱근 결정 및 0.5와 같거나 큰 하한 및 상기 수리적 결정에 의해 결정된 상한 β를 가진 임의의 범위로 제한되며, ±∞, ±0 또는 NaN와는 다른 입력값 X, 즉 X=2e*f에 대해 수렴 인자 2.0-X 및 1.5-0.5X의 이동-소숫점 계산을 촉진 및 개선시키기 위해 수치 중앙연산처리장치의 데이타 저장 및 데이타 조정수단 할당 방법에 있어서, A) 입력값 X를 저상하기 위해 하나이상의 데이타 입력 장치를 할당하는 단계, B) 상기 입력값이 ±∞, ±0, 또는 (NaN)가 되지 않게 결정하기 위해 하나이상의 데이타 조정 장치를 할당하는 단계, C) 입력값 X을 0.5≤X 〈 β가 되는 X값으로 변환시키기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계로써, β가 수리적 결정에 관련된 상수값인 단계, D) 치수 e에 대한 값을 선택하기 위해 하나이상의 데이타 조정 및 조장장치를 할당하는 단계, E) 1≤f 〈 2가 되도록 f=X/2e이고 f가 최상위 비트 및 나머지 이진수 비트로 구성된 일련의 이진수 비트에 의해 표현되는 f에 대한 값을 결정하기 위해 하나 이상의 데이타 조정 및 저장장치를 할당하는 단계, F) 이진수 소숫점의 오른쪽으로 f의 나머지 이진수 비트와 함께 f의 최상위 비트를 1에 세트시키기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계, G) X의 값 및 수리적 결정에 따라 이진수 소숫점의 오른쪽으로 이진수 비트를 선택하기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계, H) 이진수 소숫점의 오른쪽으로 선택된 이진수 비트의 보수를 구하기 위해 하나 이상의 데이타 조정 및 저장장치를 할당하는 단계, I) f의 최상위 비트 1을 선택된 이진수 비트의 보수와 결합시켜 f에 대한 새로운 값, 즉 f'값을 결정하기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계, J) 새로운 X, 즉 X'값, X'=2a*f를 결정하기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계, 및 K) 수렴 제산에 대해 Y=2.0-X'가 제곱근 결정에 대해 Y=1.5-1.5X'가 되도록 수렴 인자 Y를 발생시키기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계를 포함하는 데이타 저장 및 데이타 조정 수단 할당방법.
  7. 제6항에 있어서, 소정의 정확도를 가진 해가 유발된 타입의 결정에 대해 도달될때까지 수렴 인자의 결정을 반복하기 위해 하나이상의 데이타 조정 및 저장장치를 할당하는 단계를 포함하는 데아타 저장 및 데이타 조정 수단 할당방법.
  8. 제6항에 있어서, 컴퓨터 프로그램 저장 매체 자체가 상기 프로그램을 실행할 수 있도록 본 방법의 컴퓨터 프로그램의 고정된 하드웨어 실시예를 포함하는 컴퓨터 프로그램 저장 매체를 또한 포함하는 데이타 저장 및 데이타 조정수단 할당방법.
  9. 제6항에 있어서, 컴퓨터 프로그램 저장 매체 자체가 상기 프로그램을 실행할 수 있도록 본 방법의 컴퓨터 프로그램 응용을 포함하는 컴퓨터 프로그램 저장 매체를 포함하는 데이타 저장 및 데이타 조정수단 할당방법.
  10. 제6항에 있어서, 두개의 파트가 수렴 인자를 처리하도록 병합시키기 위해 본 장치의 제1선택수단, 입력값 변환 수단, 지지수단, 제1결정수단, 위치설정수단, 제2선택수단, 제2결정수단, 및 제3결정수단의 고정된 헤드웨어 실시예의 최소한 한 파트와 본 장치에 의해 달성된 프로세싱의 컴퓨터 프로그램 응용의 최소한 한 파트와의 조합을 보유한 컴퓨터 프로그램 저장 매체를 포함하는 데이타 저장 및 데이타 조정수단 할당방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910701002A 1989-12-29 1990-12-03 고속 수렴 인자 결정 방법 및 프로세서 KR940008610B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US45891589A 1989-12-29 1989-12-29
US458915 1989-12-29
US458,915 1989-12-29
PCT/US1990/007034 WO1991010188A1 (en) 1989-12-29 1990-12-03 Method and processor for high-speed convergence factor determination

Publications (2)

Publication Number Publication Date
KR920701901A true KR920701901A (ko) 1992-08-12
KR940008610B1 KR940008610B1 (ko) 1994-09-24

Family

ID=23822608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910701002A KR940008610B1 (ko) 1989-12-29 1990-12-03 고속 수렴 인자 결정 방법 및 프로세서

Country Status (5)

Country Link
EP (1) EP0461230A4 (ko)
JP (1) JPH04505978A (ko)
KR (1) KR940008610B1 (ko)
CA (1) CA2050353C (ko)
WO (1) WO1991010188A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4878190A (en) * 1988-01-29 1989-10-31 Texas Instruments Incorporated Floating point/integer processor with divide and square root functions
US4949296A (en) * 1988-05-18 1990-08-14 Harris Corporation Method and apparatus for computing square roots of binary numbers
US5157624A (en) * 1990-12-13 1992-10-20 Micron Technology, Inc. Machine method to perform newton iterations for reciprocal square roots

Also Published As

Publication number Publication date
CA2050353C (en) 1994-08-30
EP0461230A1 (en) 1991-12-18
KR940008610B1 (ko) 1994-09-24
JPH04505978A (ja) 1992-10-15
EP0461230A4 (en) 1993-08-18
WO1991010188A1 (en) 1991-07-11
CA2050353A1 (en) 1991-06-30

Similar Documents

Publication Publication Date Title
US4498148A (en) Comparing input words to a word dictionary for correct spelling
US4811268A (en) Processing circuit capable of raising throughput of accumulation
EP0209049B1 (en) Processing circuit capable of raising throughput of accumulation
Ripley Computer generation of random variables: a tutorial
US5642305A (en) Logarithm/inverse-logarithm converter and method of using same
JPH05113930A (ja) フレキシブルなｎ−ウエイ・メモリ・インターリーブ方式
EP0493834A2 (en) Address generating circuit
KR860002922A (ko) 벡터합 계산장치
WO1996024094A1 (en) Logarithm/inverse-logarithm converter utilizing second-order term and method of using same
KR19980701803A (ko) 로그/역로그 변환기, 계산 장치 및 로그값 발생 방법
US6065031A (en) Log converter utilizing offset and method of use thereof
US4577287A (en) Method and apparatus for generating digital signals representing periodic samples of a sine wave
KR920701901A (ko) 고속 수렴인자 결정방법 및 프로세서
US3596258A (en) Expanded search method and system in trained processors
US4103582A (en) Electronic musical instrument
US4130876A (en) Method of and apparatus for composing approximate sinusoidal waveform
US5463571A (en) Multi-nary OR logic device
US5463572A (en) Multi-nary and logic device
KR900006007B1 (ko) 디지탈신호 처리회로
Doran Special cases of division
EP0208238A2 (en) High speed residue calculating apparatus
Zabinyako Numerical experiments with one ILP algorithm
JPH0628153A (ja) 低誤差計算処理装置
JPS63170733A (ja) 演算装置
WO2001033331A1 (en) Method and processor for reducing computational error in a processor having no rounding support

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970707

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee