KR940008569B1 - 시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법 - Google Patents

시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR940008569B1
KR940008569B1 KR1019910005988A KR910005988A KR940008569B1 KR 940008569 B1 KR940008569 B1 KR 940008569B1 KR 1019910005988 A KR1019910005988 A KR 1019910005988A KR 910005988 A KR910005988 A KR 910005988A KR 940008569 B1 KR940008569 B1 KR 940008569B1
Authority
KR
South Korea
Prior art keywords
voltage
electrode
gate
level
semiconductor device
Prior art date
Application number
KR1019910005988A
Other languages
English (en)
Other versions
KR910019174A (ko
Inventor
제프레이 피시베인 브루스
시무스 더리 브라이언
Original Assignee
디지탈 이큅먼트 코오포레이숀
로날드 이. 마이릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀, 로날드 이. 마이릭 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR910019174A publication Critical patent/KR910019174A/ko
Application granted granted Critical
Publication of KR940008569B1 publication Critical patent/KR940008569B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

내용 없음.

Description

시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법
제1도는 본 발명의 특징을 이용하는 N-채널 MOS 전계효과 트랜지스터의 입면도.
제2도는 제1도의 트랜지스터를 개략적인 형태로 도시한 전기 다이아그램.
제3도는 본 발명의 특징에 따라 하부 게이트전극 도핑을 이용함이 없이 제1도의 장치의 게이트 절연체-채널 영역에 대한 에너지 밴드 다이아그램.
제4도는 본 발명의 특징에 따라 게이트 유전체 양단의 전압 강하를 감소시키기 위해 하부 게이트전극 도핑을 이용하는 제1도의 장치의 게이트 절연체-채널 영역을 도시한 제3도와 같은 에너지 밴드 다이아그램.
제5도는 게이트 도핑의 여러 레벨에 대한 전압 강하를 도시한 것으로서 제1도의 MOS 전계효과 트랜지스터에 대해 게이트 절연체 VS 양단의 전압 강하와 인가 게이트 전압과의 관계를 도시한 그래프.
제6도는 변화하는 게이트 도핑에서 게이트전극/절연체 경계면 근처의 고정 전하의 여러 레벨에 대한 전압 강하를 도시한 것으로서 제1도의 MOS 전계효과 트랜지스터에 대해 게이트 절연체 VS 양단에 전압 강하와 인가 게이트 전압과의 관계를 도시한 그래프.
제7도는 본 발명의 일실시예의 특징에 따라 디프공핍의 상태를 나타내기 위한 하부 게이트전극 도핑을 이용하는 제1도의 장치의 게이트 절연체 채널 영역을 도시한 제3도 또는 제4도의 에너지 밴드 다이아그램.
제8a도∼제8c도는 제1도에 도시된 바와 같이 전계효과 트랜지스터의 여러 단계에서 제1도에 대응하는 반도체 웨이퍼의 일부분에 대한 입면도.
제9도는 제1도의 장치의 게이트 절연체-채널 영역에서 불순물 농도 VS와 위치관계를 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11,12 : 소오스 및 드레인 구역
15 : 게이트전국 18 : 게이트 절연체
본 발명은 반도체장치 및 그 제조방법에 관한 것으로서 특히 MOS형의 전계효과 트랜지스터의 게이트 절연체를 과도 전압등의 영향으로부터 보호하기 위한 반도체장치 및 그 제조방법에 관한 것이다.
마이크로 일렉트릭 기술에서, 반도체-절연체-반도체 구조물은 대부분의 메모리장치와 오늘날 제조된 마이크로 프로세서에 이용되는 폴리실리콘 게이트 금속-산화물-반도체 전계효과 트랜지스터로서 광범위하게 이용된다. 전압이 이들 장치내의 게이트전극에 인가되어 게이트 바로밑의 기판에 있는 전하 반송체의 반전층을 형성하게 된다. 이런 전하반송체는 소오스 및 드레인 구역간의 도전송 통로를 형성해서 드레인 바이어스가 인가될 때 전류를 흐르게 한다. 트랜지스터가 온일 때 적절한 고반전 전하 밀도와 트랜지스터가 오프일 때 누설 전류를 선택하도록 한 게이트에 전압이 인가된다. 이런 게이트 전압을 응용함에 따라 게이트 절연체내에 전계를 형성하지만 이런 전계가 높을 경우 전하 반송체는 절연체를 통과할 수 있다. 시간 종속 유전체 결함으로서 통상 공지된 여러 결함 기구는 절연체에 의한 이들 전하 반송체의 상호 작동 때문에 필요하게 된다. 터넬링 전류와 전계간의 물리적 상호관계 때문에, 시간 종속 결함에 관한 집적회로장치의 수명은 절연체내의 전계를 증가시킴에 따라 지수적으로 감소한다. 따라서, 게이트 전압을 약간 증가시키더라도, 시간 종속 결함 때문에 장치의 수명이 상당히 단축될 수 있다. 특별한 집적회로장치의 시간 종속 결함 수명은 이들 장치의 구조와 인가된 바이어스 상태에 좌우된다. 전자가 호올보다도 보다 용이하게 게이트 절연체 내로 들어가기 때문에, 시간-종속 결함 수명은 전자가 들어가는 위치에서 보다 단축된다. 이러한 것은 반전 즉 게이트 및 소오스간에 인가된 양전압으로 바이어스된 채널장치내에서 대부분 발생한다.
전원 공급링, 본드 와이어 인덕턴스, 커패시티브 커플링 및 다른 효과 때문에, 게이트 전압은 매우 상당한 양만큼 그의 공칭 영역을 초과할 수 있다. 5[V] 또는 3[V] 전원을 이용하는 집적회로장치내에서 1[V]이상의 정격 전원 전압을 초과하는 전압과도 현상이 발생하지 않는다. 상술한 시간 종속 결함 수명과 게이트 전압간의 지수적인 관계 때문에 수명은 이런 전압과도 현상에 의해 좌우된다.
시간 종속, 유전체 결함의 문제점을 다루는데 이용되는 종래 기술의 방법은 3가지로 분류되는데 첫째로 전원 전압을 낮추고, 과도 현상의 크기를 낮게하며, 둘째로 전원 전압이 보다 서서히 낮게하기 위해 게이트 절연체의 두께를 증가하거나 게이트 절연체의 질을 개선하고, 셋째로 과도 현상을 최소로 하기 위해 회로를 설계한 것이다.
전원 전압을 낮추고 유전체 두께를 증가시킨 방법은 시간 종속 결함 수명을 증가시키는데 매우 유용한 방법이다. 이런 기술은 장치 성능을 감소시키는 반전 전하 밀도의 감소와 관련된 문제점이 있다. 과도 현상을 최소로 하고자 회로 설계를 변경하여도 성능을 손실함이 없이 실행하는데 어려운 점이 야기된다. 유전체로서 사용된 물질을 증가시키면 대체로 약간의 개선점을 얻을 수 있는데 다른 유전체는 다수의 복잡한 공정, 산출량, 및 경계면 트랩의 고밀도와 같은 다른 문제점을 야기할 수도 있다.
본 발명의 작동방법 및 반도체 장치는 실리콘 반도체물질로 구성되어 표면 인접 구역을 가진 기판과, 그 기판의 표면 인접 구역에 도포된 실리콘 산화물을 갖는 절연층과, 상기 표면 인접 구역상의 절연층상에 배치된 전극을 구비하고 상기 전극은 선택된 레벨보다 높은 바이어스 전압이 상기 표면 인접 구역에 관한 전극에 인가될 때 절연층 양단의 전압 강하를 감소시키기 위해 소정의 레벨에서 불순물로 도핑된 반도체물질로 구성되고 반전층은 상기 전극상의 바이어스 전압에 의해 표면 인접 구역내에 형성되고 고정 전하는 절연층 및 전극의 경계면에 제공되며 상기 선택 레벨은 상기 장치에 대한 전압 공급 레벨이고 전극은 전계효과 트랜지스터의 폴리실리콘 게이트 또는 전계효과 커패시터의 플레이트로 구성된다.
본 발명의 바람직한 실시예에 관해 기술된 바와 같이 MOS 전계효과 트랜지스터 등의 게이트 절연체내의 전계는 장치 성능을 감소시킴 없이 감소된다. 이러한 것은 게이트 전압이 그의 공칭 영역을 초과할 때만 전계를 제한하여 실행된다. 이런 전계는 게이트 절연체 양단의 전압 강하를 감소시키기 위해 폴리실리콘 게이트 전극내의 불순물 농도를 낮게하므로서 제한된다. 이런 장치가 정격 전압 레벨로 작동할 때 장치 성능이 저하되는 것을 방지하기 위해 고정 전하는 게이트전극과 절연체간의 경계면에 배치된다. 이에 따라 공급 전압보다 낮은 전압에 대해 게이트전극을 최소로 공핍하고 공급 전압보다 높은 전압에 대해 공핍을 증가시키게 한다. 또한 게이트전극내의 불순물 레벨은 게이트가 게이트 전압내에서 증가하는 과도 현상에 대해 디프공핍되도록 충분히 낮으므로 게이트 절연체 양단의 강하를 추가로 제한하게 된다.
이하 첨부한 도면을 참고로하여 본 발명의 특징 및 우수한 점을 설명하고자 한다.
제1도 및 제2도를 참조하면, 실리콘기판(10)에 형성되어 소오스 및 드레인 구역(11,12)과 함께 금속화된 영역(13,14)에 의해 소오스 및 드레인을 구성하는 접속부를 가진 N 채널 MOS 트랜지스터가 도시되어 있다. 다결정 실리콘 게이트전극(15)은 소오스 및 드레인간의 채널 영역상에 배치되고, 접속부는 폴리실리콘과 접촉하는 금속 영역(17)에 의해 게이트로 구성된다. 게이트 절연체(18)는 게이트전극을 채널로부터 분리시킨다. 흔히 폴리실리콘 게이트전극(15)을 고레벨 즉 약 1020/㎤ 이상의 인 또는 비소 농도로 도핑하여 집적회로내의 여러 점들간에 연장하는 폴리실리콘 접속부의 저항성을 감소시키게 된다. 그러나 본 발명의 특징에 따라 폴리실리콘 게이트(15)는 하기에 설명된 바와 같이 여러 레벨로 도핑된다.
제3도를 참조하면, 제1도의 MOS 트랜지스터장치의 영역에 대한 에너지 밴드 다이아그램이 도시되어 있는데, 제1도의 MOS 트랜지스터장치는 본 발명의 특징에 따라 도핑하는 하부 게이트전극을 이용함이 없이 폴리실리콘 게이트에 통상적으로 사용된 도핑 레벨에 대해 게이트전극(15), 게이트 절연체(18) 및 채널구역(010)을 포함한다. 이런 유형의 밴드 다이아그램은 제1도의 장치와 같은 반도체장치의 전압 강하 및 전계를 볼 수 있게 하기 위한 유용한 기구이다. 제3도 및 제4도에 나타난 다이아그램과 같은 밴드 다이아그램에서, 전자(전압)에 대한 전기 전위는 장치내의 위치설정 가능으로서 도시되었다. 기판(10)의 채널 구역(10)내에 있는 게이트 전극(15)과 반전층간의 인가전압이 3개의 엇갈린 구역, 즉 기판(10)의 공핍층, 게이트 절연체(18) 및 게이트전극(15)의 공핍층으로 강화되는 것이 제3도 및 제4도에 도시되어 있다. 인가 전압 Va를 수식으로 표현하자면,
Va= Vs+ Vox+ Vp+ Vms
여기서 Va는 인가 전압, Vs는 기질 공핍층 양단의 전압 강하, Vox는 산화물층(18) 양단의 전압 강하, Vp는 게이트 전극(15)의 공핍층내의 전압 강하 그리고 Vms는 게이트 전극(15)의 물질과 기판(10)간의 작동기능차이다.
상기 식을 해결하기 위해 Vox는 다음식으로 주어진다.
Vox= Va- Vs- Vp- Vms
절연체(18) 양단의 전압 강하는 선형적으로 인가 전압 및 게이트전극내의 전압 강하에 관련이 있다. 고정 전압 Va에 대해, Vox가 감소함에 따라 Vp가 증가한다. 절연체(18)내의 전계는 Vox를 절연체 두께로 분할하기 때문에 Vp는 절연체 전계상의 직접효과를 갖는다. 공핍층의 전압 강하 Vs및 Vp는 인가 전압 Va및 기판(10)과 게이트전극(15)내의 도핑 레벨에 좌우된다. 상당히 도핑한 게이트 전극(15)은 동일한 전압 강하의 가볍게 도핑한 게이트전극보다 그의 공핍층내에 하부 전압 강하를 갖는다. 가볍게 도핑한 게이트 절연체 내의 고전압 강하 Vp로 인해 저전압 강하 Vox와 저절연체 전계 및 장시간에 걸친 수명 결함이 유발된다.
게이트 전극 도핑시 Vox의 관계가 동일한 인가 접전압 Va하의 두 반도체-절연체-반도체 구조물, 즉 상당히 도핑한 게이트전극(제3도) 및 가볍게 도핑한 게이트전극(제4도)의 밴드 다이아그램을 도시한 제3도 및 제4도에 예시되어 있다. Vox감소시 대응하여 Vp가 증가하는 게이트전극(15)내의 가볍게 도핑한 효과가 나타난다. 제5도에는 게이트전극 도핑이 1.0×10118/㎤∼1.0×1020/㎤로 변화되는 시뮬레이숀(pisces 프로그램 이용)의 결과가 도시되어 있다. 이러한 것은 게이트 및 기판간의 인가 전압의 기능으로써 절연체(18) 양단의 전압강하를 예시한 것이다. 매우 높은 게이트전극 도핑 레벨(약 1.0×1020/㎤)에 대해 Vox가 매우 작고 Vs및 Vms(상기 식)이 이런 특별한 구조에서 서로 삭제되기 때문에 Va와 거의 같다. 게이트전극 도핑이 낮게 될 때 Vox는 고게이트전극 도핑에서 그의 값 이하의 1[V]에 도달할때까지 감소한다. 공핍구역 양단의 전압 강하에 더 이상 변화하지 않는 후에 게이트전극(15)이 반전하기 때문에 이런 포화 효과가 일어난다. 게이트전극(15)내의 도핑레벨을 감소시켜 절연체(18)의 전기 전계를 감소시키면 유전체의 시간 종속 결함 수명을 효과적으로 증가시키고 트랜지스터 성능의 바람직하지 못한 손실을 초래한다. 이런 상승손실은 정격 공급 전압보다 낮은 인가전압에서 Vox감소시 발생한다. 예컨대, 제5도에 나타난 장치의 공급전압이 3[V]일 경우를 고찰하자면 인가 전압이 공급 전압과 같을 때 게이트전극의 도핑 레벨을 감소시키면 Vox를 감소시킨다. 이에 따라 Vox에 관련된 다음식의 반전 전하 밀도 Qi를 감소시킨다.
Figure kpo00001
여기서 Cox는 절연체 커패시턴스(제1도의 게이트 대 채널), q는 전자 전하(1.6×10-19쿨롱), 및 Qi는 #/㎠의 반전 전하 밀도이다. 트랜스 콘덕턴스 및 드레인 전류와 같은 장치 성능의 파라미터는 Qi에 비례하기 때문에, 공급 전압 이하의 인가 전압에서 Vox를 감소시키면 성능 손실을 초래한다. 이런 문제점을 피하기 위해 공급 전압까지 인가전압의 가능한 최대의 Vox를 유자시키는 것이 바람직하고, 공급전압 보다 큰 인가 전압의 Vox를 감소시킨다.
본 발명의 특징에 따라 이런 효과는 게이트전극의 공핍층의 게이트전극(15)내의 불균일한 도핑방법과 절연체(18) 및 게이트전극(15)간의 경계면 근처의 절연체(18)에 있는 고정 전하를 제공하는 방법을 사용하여 형성되는 곳에 전압을 공급시켜 실행된다. 이들 두 기법은 통상적인 MOSFETs의 기판이 있는 반전층의 종래기술의 드레솔드 제어방식에 이용되었다. 절연체내의 전하로 인해 드레솔드 전압의 시프트는 다음 식으로 주어진다.
△Vt= qQf/Cox
여기서 △Vt는 드레솔드 전압의 시프트, Qf는 절연 게이트전극 인터페이스(#/㎠)에서 유효한 고정 전하 양, 그리고 Cox는 절연체 커패시턴스이다. 불균일한 게이트전극 도핑 방법 경우에 드레솔드 시프트는 도팬트의 전체양과 그의 공간 분포에 좌우된다. 얇고 상당히 도핑된 층이 균일하게 도핑된 게이트전극의 절연체 경계면에 유도될때 드레솔드 시프트는 상기 식과 비슷하게 될 수 있는데, 여기서 Qf는 표면에 가산된 도팬트의 총양으로 된다.
제6도에는 게이트전극의 드레솔드 전압을 시프팅하는 Vox상의 효과가 도시되어 있는데 여기서 Vox는 저게이트전극 도핑과 고정 전하의 변화량을 가진 장치의 인가 전압 기능을 나타낸다. 고정 전하가 유도되는 경우에 있어서, Vox는 드레솔드 전압이 도달할 때까지 상당한 게이트전극 도핑에 대응하는 곡선에 따른다. 이런점에서 게이트전극은 축적되지 않고 공핍된다. 약 1[V]가 공핍 구역 양단에 강하되어진후 게이트전극은 반전되어 더 이상의 전압 강하가 전개되지 않는다.
디프 공핍은 반전층을 형성하는데 이용가능한 불충분한 소수 반송체들이 있는 비평행상태이다. 따라서, 반도체는 반전층이 통상 형성하는 점을 지나 인가전압이 증가하게 될 때 계속 공핍한다. 디프 공핍 구역의 전압 강하는 평행상태에서 발생하는 최대의 1[V]보다 크므로 높은 인가 전압에서 전계 감소양을 증가시키게 된다. 이런 효과는 디프 공핍의 구조에 대한 밴드 다이아그램이 도시된 제7도에 예시되어 있다. 상술한 바와 같이 반도체-절연체-반도체 구조물에 대한 최대 인가 전압이 매우 짧은 지속시간(나노초와 같음)인 과도현상시 발생한다. 여러 상태하에서 평행상태에 도달하는데 필요한 시간이 이런 상태보다 상당히 길기 때문에 디프 공핍은 이런 과도 현상 주기동안 절연체 전계의 부차적인 감소로 인해 전압 과도 현상시 발생하게 된다. 비록 정상 상태라도 절연체 양단의 전압 강하의 감소는 상술한 바와 같이 약 1[V]로 제한된다. 이런 이득율은 라인(21)의 디프 공핍의 효과를 나타내는 제6도에 도시되어 있다. Np= 5 × 1016/㎤과 Qf= 7.5 × 1012/㎠의 경우에 있어서, 예컨대, 디프 공핍이 계수가 아닐 경우 절연체 양단의 전압 강하는 약 4.0[V]의 굴곡점(24)이 게이트전극(15)의 반전으로 인한 접근 라인(25)을 따를 때까지 약 2.5[V]에 있는 굴곡점(23)의 라인(21)에 따르도록 하여 증가된 인가전압에 대한 절연체 강하시 증가하는 얇은 선을 나타내게 된다. 과도전압 상태가 대부분 과도현상 상태이기 때문에 인가전압은 디프 공핍의 효과가 없어지기 전에 정격레벨(3[V] 또 그 이하)로 되돌아간다. 따라서, 제6도에 도시된 상태에 따라 나머지 전압이 폴리실리콘 전극(15)에 강하되기 때문에 절연체(18)가 약 3.5[V] 정도로 될 경우 장치가 6.0[V]의 과도 전압을 유지할 수 있다. 제1도의 N-채널 MOS 트랜지스터 제조방법은 불순물 즉 비소를 주입하기 위한 주입 마스크로서의 폴리실리콘 게이트(15)를 이용하여 소오스 및 드레인 구역(11,12)을 형성한다.
그러므로 가볍게 도핑된 게이트전극은 이미 정위치에 배치되기 때문에 소오스/드레인 주입제로부터 보호된다. 제8a도를 참조하면 제1도의 장치를 조립하기 위한 공정은 기판위에 열산화물층을 갖는 실리콘기판(10)으로부터 시작하고 이런 구조체에는 상기 언급한 바와 같이 약 7.5×1012/㎠의 조사량을 이용하여 절연체의 상부면에 세슘과 같은 이온족이 주입된다. 이어서 폴리실리콘 게이트층(15)이 제8b도에 도시된 바와 같이 게이트 절연체(18)를 따라 용착되고 이런 용착은 용착된 폴리실리콘의 도핑 레벨이 약 5×1016/㎤되도록 농도에 인화합물이 있을시 행하게 된다. 보호층(26)은 폴리실리콘을 따라 용착되고 이런 샌드위치는 포토마스킹 방법과 소오스/드레인 주입용 호올(27,28)을 개방하기 위한 에칭 방법에 의해 패턴화된다. 제8c도를 참조하면 비소 또는 다른 N형 불순물의 소오스/드레인 주입이 소오스 및 드레인 구역(11,12)을 형성하고 이런 주입제는 게이트층(15)의 도핑 레벨을 변경하기 위해 보호층을 투과하지 않는다. 보호층(26)이 실리콘 산화물인 경우 이는 금속층의 도포로부터 게이트를 절연시키기 위해 정위치 좌측에 배열되어 있거나 또는 보호층이 주입 마스크인 경우, 이는 질화물 또는 포토레지스터의 임시층일 수도 있다. 상술한 바와 같이 세슘 주입제에 의해 게이트/절연체 인터페이스에서 고정 전하를 발생하는 대신에 이는 절연체(18) 상에 걸쳐 매우 얇은 부분 또는 폴리실리콘(15)을 우선 용착시키고 이어서 경계면에 이온을 배치시키기 위한 에너지 레벨과 조사량에서 주입제를 행하며 그 후 게이트(15)의 나머지 부분을 용착시켜 수행된다.
제9도를 참조하면, 불순물 농도 VS와 제1도의 전계효과 트랜지스터의 위치 관계가 예시되어 있다. 제9도에 있어서 게이트 산화물(18) 바로 밑의 구역에 있는 기판 도핑 레벨이 레벨 20이고 게이트 산화물 바로 위의 게이트(15) 구역에 있는 도핑 레벨이 레벨 31인 것을 알 수 있다. 산화물 대 게이트 인터페이스에서 게이트 산화물의 양(+) 전하 상부 영역에 있는 농도는 레벨 32이다. 가볍게 도핑된 레벨 31은 게이트전극의 하부 부분에 있는 깊이를 나타내는데만 필요하고 이런 거리(33)은 폴리실리콘 게이트의 최대 공핍 폭보다 넓다. 거리(33) 상의 게이트 영역(34)에서 도핑제는 폴리실리콘이 상호 접속하는데 사용되거나 또는 소망한다는 도핑 레벨이 낮기 때문에 시이트 저항성을 감소시키기 위해 매우 많이 사용될 수 있다.
상기 언급한 바와 같이 본 발명의 특징을 이용하는 반도체 장치가 제1도에 도시된 바와 같이 전계효과 트랜지스터인 경우, 다른 반도체장치도 이들 특징을 우수하게 이용할 수 있다. 다이나믹 RAM 셀에 이용된 반도체-절연체-반도체 커패시터는 커패시터내에 게이트 유전체로 인해 시간 종속 결함에 인민감하다. 1-M 비트 또는 4-M 비트 크기의 다이나믹 RAM 장치는 칩영역의 많은 부품으로서 커패시터 유전체를 포함하고 이런 결함 기기가 매우 중요하므로 본 발명의 특징에 제공된 수명이 증가함에 따라 매우 중요하게 된다.
본 발명이 특징한 실시예와 관련해서 기재되어지는 동안, 본 발명의 주요지와 범위를 벗어나지 않는 한도내에서 많은 변경과 수정이 가능하다. 따라서 특허청구의 범위는 본 발명의 범위내에서 상기 변경 및 수정을 포함하도록 기재되었다.

Claims (16)

  1. a) 실리콘 반도체물질로 구성되어 표면 인접 구역을 가진 기판(10)과, b) 상기 기판의 표면 인접 구역에 도포된 실리콘 산화물을 가진 절연층(18)과, c) 상기 표면 인접 구역상의 절연층상에 배치된 전극을 구비하는 반도체장치에 있어서, 상기 전극은 선택된 레벨보다 높은 바이어스 전압이 상기 표면 인접 구역에 관한 전극에 인가될 때 절연층 양단의 전압 강하를 감소시키기 위해 소정의 레벨에서 불순물로 도핑된 반도체물질로 구성되고, 반전층은 상기 전극상의 바이어스 전압에 의해 상기 표면 인접 구역내에 형성되며, 고정 전하는 절연층 및 전극의 경계면에 제공되고, 상기 선택 레벨은 상기 장치에 대한 전압 공급 레벨이며, 상기 전극은 전계효과 트랜지스터의 폴리실리콘 게이트 또는 전계효과 커패시터의 플레이트로 구성되는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 절연게이트 전계효과 트랜지스터를 추가로 구비하고, 상기 전극의 도핑 레벨은 약 5×1018/㎤ 미만인 것을 특징으로 하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 상기 전극의 도핑 레벨은 약 1017/㎤ 미만인 것을 특징으로 하는 반도체장치.
  4. a) 반도체기판(10)의 면상에 절연층(18)을 형성시키는 단계와, b) 상기 절연층(18)상에 전극(15)을 용착시킨 단계를 구비하는 반도체장치의 제조방법에 있어서, 상기 전극은 선택된 레벨보다 높은 전압이 상기 전극에 인가될때 상기 전극내의 전압 강하를 야기하는 소정의 레벨에서 불순물로 도핑된 반도체물질로 구성된 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제4항에 있어서, 상기 전극은 전계효과 트랜지스터의 게이트이고, 상기 절연체는 상기 트랜지스터의 게이트 유전체인 것을 특징으로 하는 제조방법.
  6. 제4항 또는 제5항에 있어서, 상기 레벨은 약 5×1018/㎤ 의 불순물 농도인 것을 특징으로 하는 제조방법.
  7. 제4항 또는 제5항에 있어서, 상기 레벨은 약 5×1010/㎤ 의 불순물 농도인 것을 특징으로 하는 제조방법.
  8. 제4항에 있어서, 상기 전극과 상기 절연 물질 사이의 경계 규역에 고정 전하를 유도하는 단계를 추가로 구비하는 것을 특징으로 하는 반도체 제조방법.
  9. 제8항에 있어서, 상기 고정 전하는 1013/㎠의 조사량으로 세슘 이온에 의해 상기 절연층을 도핑시켜 유도되는 것을 특징으로 하는 제조방법.
  10. 제4항에 있어서, 상기 인가 전압이 상기 선택된 레벨보다 높은 과도 현상 전압일 때 상기 전극내에 디프 공핍 구역이 형성되는 것을 특징으로 하는 제조방법.
  11. 제4항에 있어서, 상기 절연체 양단의 전압 강하와 인가 전압과의 비는 상기 선택 레벨 이상인 인가전압이 상기 선택 레벨 이하인 인가 전압에 비해 상당히 높은 것을 특징으로 하는 제조방법.
  12. 반도체 본체의 표면상의 절연체 물질층상에 배치된 반도체물질의 전극을 가진 반도체장치의 작동방법에 있어서, a) 제1전압을 상기 표면에 관한 전극에 인가하는 단계를 구비하는데, 상기 제1전압은 상기 인가된 제1전압의 절연층 양단의 전압을 생성하기 위한 선택된 레벨이하이고, b) 제2전압을 상기 표면에 관한 전극에 인가하는 단계를 구비하는데 상기 제2전압은 상기 제2전압 미만의 절연층 양단의 전압을 생성하기 위한 선택된 레벨 이상인 것을 특징으로 하는 반도체장치의 작동방법.
  13. 제12항에 있어서, 상기 전극은 약 5×1018/㎤ 의 소정의 레벨에서 불순물로 도핑된 것을 특징으로 하는 반도체장치의 작동방법.
  14. 제12항에 있어서, 상기 전극은 약 5×1016/㎤ 의 소정의 레벨에서 불순물로 도핑된 것을 특징으로 하는 반도체장치의 작동방법.
  15. 제12항, 제13항 또는 제14항에 있어서, 상기 전극과 상기 절연물질층의 경계면에 고정 전하가 제공된 것을 특징으로 하는 반도체장치의 작동방법.
  16. 제12항에 있어서, 게이트전극인 상기 전극은 과도 현상의 과도 전압이 바이어스 전압보다 높은 소정의 레벨에서 상기 게이트전극에 인가될 때 과도 현상의 과도 전압에 대해 상기 게이트 절연체 양단의 전압강하를 낮게 하지만 상기 바이어스 전압에 대해서는 낮지 않도록 하기 위해 상기 전극이 디프 공핍 상태로 들어가도록 하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 작동방법.
KR1019910005988A 1990-04-16 1991-04-15 시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법 KR940008569B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51016490A 1990-04-16 1990-04-16
US510,164 1990-04-16

Publications (2)

Publication Number Publication Date
KR910019174A KR910019174A (ko) 1991-11-30
KR940008569B1 true KR940008569B1 (ko) 1994-09-24

Family

ID=24029623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005988A KR940008569B1 (ko) 1990-04-16 1991-04-15 시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법

Country Status (7)

Country Link
US (2) US5471081A (ko)
EP (1) EP0452829B1 (ko)
JP (1) JPH0818045A (ko)
KR (1) KR940008569B1 (ko)
AU (1) AU638812B2 (ko)
CA (1) CA2040396C (ko)
DE (1) DE69119820T2 (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device
DE4333661C1 (de) * 1993-10-01 1995-02-16 Daimler Benz Ag Halbleiterbauelement mit hoher Durchbruchsspannung
WO1997037426A1 (en) * 1995-03-31 1997-10-09 National Semiconductor Corporation Pierce crystal oscillator having reliable startup for integrated circuits
US5602410A (en) * 1995-08-25 1997-02-11 Siemens Aktiengesellschaft Off-state gate-oxide field reduction in CMOS
JPH1168105A (ja) * 1997-08-26 1999-03-09 Mitsubishi Electric Corp 半導体装置
US5998848A (en) * 1998-09-18 1999-12-07 International Business Machines Corporation Depleted poly-silicon edged MOSFET structure and method
JP4581159B2 (ja) * 1998-10-08 2010-11-17 ソニー株式会社 半導体装置およびその製造方法
US6228696B1 (en) * 1998-11-05 2001-05-08 Vantis Corporation Semiconductor-oxide-semiconductor capacitor formed in integrated circuit
US6512274B1 (en) * 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6479862B1 (en) * 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6724655B2 (en) * 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US6747318B1 (en) * 2001-12-13 2004-06-08 Lsi Logic Corporation Buried channel devices and a process for their fabrication simultaneously with surface channel devices to produce transistors and capacitors with multiple electrical gate oxides
US6933548B1 (en) 2001-12-21 2005-08-23 Synopsys, Inc. Negative differential resistance load element
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6853035B1 (en) 2002-06-28 2005-02-08 Synopsys, Inc. Negative differential resistance (NDR) memory device with reduced soft error rate
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
JP4490336B2 (ja) * 2005-06-13 2010-06-23 シャープ株式会社 半導体装置およびその製造方法
JP2010123990A (ja) * 2010-01-18 2010-06-03 Sharp Corp 半導体装置およびその製造方法
US8383443B2 (en) * 2010-05-14 2013-02-26 International Business Machines Corporation Non-uniform gate dielectric charge for pixel sensor cells and methods of manufacturing
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
JP7267437B2 (ja) * 2020-04-22 2023-05-01 長江存儲科技有限責任公司 可変キャパシタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1165575A (en) * 1966-01-03 1969-10-01 Texas Instruments Inc Semiconductor Device Stabilization.
US3663870A (en) * 1968-11-13 1972-05-16 Tokyo Shibaura Electric Co Semiconductor device passivated with rare earth oxide layer
JPS4844585B1 (ko) * 1969-04-12 1973-12-25
US3767483A (en) * 1970-05-11 1973-10-23 Hitachi Ltd Method of making semiconductor devices
JPS5277592A (en) * 1975-12-24 1977-06-30 Hitachi Ltd Production of semiconductor device
US4600933A (en) * 1976-12-14 1986-07-15 Standard Microsystems Corporation Semiconductor integrated circuit structure with selectively modified insulation layer
US4216574A (en) * 1978-06-29 1980-08-12 Raytheon Company Charge coupled device
JPS5530888A (en) * 1978-08-17 1980-03-04 Plessey Handel Investment Ag Method of forming semiconductor field effect structure
GB2049273B (en) * 1979-05-02 1983-05-25 Philips Electronic Associated Method for short-circuting igfet source regions to a substrate
US4479831A (en) * 1980-09-15 1984-10-30 Burroughs Corporation Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment
JPS5857750A (ja) * 1981-10-01 1983-04-06 Seiko Instr & Electronics Ltd 不揮発性半導体メモリ
US4486943A (en) * 1981-12-16 1984-12-11 Inmos Corporation Zero drain overlap and self aligned contact method for MOS devices
NL8203870A (nl) * 1982-10-06 1984-05-01 Philips Nv Halfgeleiderinrichting.
JPS60154569A (ja) * 1984-01-24 1985-08-14 Nec Corp Ｍｉｓ型電界効果トランジスタ
US4755865A (en) * 1986-01-21 1988-07-05 Motorola Inc. Means for stabilizing polycrystalline semiconductor layers
US4978631A (en) * 1986-07-25 1990-12-18 Siliconix Incorporated Current source with a process selectable temperature coefficient
JPS63255964A (ja) * 1987-04-14 1988-10-24 Toshiba Corp 半導体装置
AU638812B2 (en) * 1990-04-16 1993-07-08 Digital Equipment Corporation A method of operating a semiconductor device

Also Published As

Publication number Publication date
AU638812B2 (en) 1993-07-08
KR910019174A (ko) 1991-11-30
EP0452829B1 (en) 1996-05-29
DE69119820T2 (de) 1997-01-23
US5471081A (en) 1995-11-28
CA2040396A1 (en) 1991-10-17
US5523603A (en) 1996-06-04
EP0452829A2 (en) 1991-10-23
JPH0818045A (ja) 1996-01-19
AU7367891A (en) 1991-10-17
EP0452829A3 (en) 1992-01-08
CA2040396C (en) 1995-08-22
DE69119820D1 (de) 1996-07-04

Similar Documents

Publication Publication Date Title
KR940008569B1 (ko) 시간 종속 유전체 결함을 감소시킨 반도체장치 및 그 제조방법
US5907776A (en) Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US4822750A (en) MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
US4701776A (en) MOS floating gate memory cell and process for fabricating same
US6525377B1 (en) Low threshold voltage MOS transistor and method of manufacture
US8030730B2 (en) Semiconductor device and manufacturing method thereof
KR100277611B1 (ko) 접속주입부를사용한반도체장치및그제조방법
KR100221120B1 (ko) 반도체 장치의 제조 방법
EP0057024B1 (en) Semiconductor device having a safety device
US7244650B2 (en) Transistor and method for manufacturing the same
US5981342A (en) Method of making a semiconductor component with compensation implantation
KR100366599B1 (ko) 플래시이피롬어레이에저저항피-웰을제공하는고에너지매몰층임플란트
US7179712B2 (en) Multibit ROM cell and method therefor
US5939757A (en) Semiconductor device having triple well structure
US6087215A (en) Method of fabricating a DRAM device
KR20010085335A (ko) Ｍｏｓｆｅｔ용 듀얼 게이트 산화물에 대한 대체물을제조하는 방법
JP3732522B2 (ja) 分割フローティングゲートを有する半導体構成素子
US6342418B1 (en) Semiconductor device and manufacturing method thereof
JPH10233492A (ja) 半導体装置及びその製造方法
US8008664B2 (en) Component comprising a thin-film transistor and CMOS-transistors and methods for production
KR100267197B1 (ko) 반도체장치및그제조방법
KR100219063B1 (ko) 반도체 소자 제조방법
JP2880885B2 (ja) 半導体集積回路装置及びその製造方法
US20060145184A1 (en) Reverse MOS (RMOS) transistor, and methods of making and using the same
KR960012261B1 (ko) 모스-공핍형 컽-오프 트랜지스터 및 그 트랜지스터를 이용한 마스크롬 셀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980909

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee