KR940003395B1

KR940003395B1 - 기억소자 리프래시기능 절환회로

Info

Publication number: KR940003395B1
Application number: KR1019910000484A
Authority: KR
Inventors: 성기덕
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1991-01-15
Filing date: 1991-01-15
Publication date: 1994-04-21
Also published as: KR920015382A

Abstract

내용 없음.

Description

기억소자 리프래시기능 절환회로

제1도는 종래의 기억소자 접속도.

제2도는 종래의 기억소자의 리프래시 발생 회로도.

제3a도는 종래의 기억소자 리프래시의 수평동기 발생회로의 파형도.

제3b도는 종래의 기억소자 리프래시 어드레스 소스.

제4도는 본 발명에 따른 기억소자 리프래시 발생회로.

제5도는 본 발명에 따른 기억소자 리프래시 선택회로.

* 도면의 주요부분에 대한 부호의 설명

Q1 : 문자 전용 다중 반도체 M1~M6 : 램

1,50 : 수평동기신호 발생회로 2,51 : Y스크롤 카운터회로

52 : 확장 래지스터 30 : D램 싸이즈 셀렉트 신호

40 : 리프래시 선택회로 41,42 : 리프래시 선택회로의 출력신호

T1~T3 : CMOS 트랜스미션게이트 G1 : CMOS 인버터

본 발명은 기억소자의 리프래시 기능절환 회로에 관한 것으로 특히 한번에 많은 정보를 수용시켜 주변의 기억소자를 증가사용하도록한 리프래시 기능 절환 회로에 관한 것이다.

종래의 기억소자 리프래시(Refresh) 발생회로의 기술 구성은 제1도에 도시한 바와 같이 수평동기신호 발생회로(1)의 출력(H1)을 어드레스 데이타(AD

)에 연결하고, 수평동기신호 발생회로(1)의 출력(H2)과 Y스크롤 카운터(2)의 출력(V2)을 어드레스 데이타(AD1)에 연결하고 수평동기 신호 발생회로(1)의 출력(H3)과 Y스크롤 카운터회로(2)의 출력(V3)을 어드레스 데이타(AD2)에 연결하고, 수평동기신호 발생회로(1)의 출력(H4)과 Y스크롤 카운터 회로(2)의 출력(V4)을 어드레스 데이타(AD3)에 연결하며, 수평동기신호 발생회로(1)의 출력(H5)과 Y스크롤 카운터 회로(2)의 출력(V5)을 어드레스 데이타(AD4)에 연결하고, 수평동기신호 발생회로(1)의 출력(H6)과 Y스크롤 카운터 회로(2)의 출력(V6)를 어드레스 데이타(AD5)에 연결하며, Y스크롤 카운터(2)의 출력(Vø, V7)을 어드레스 데이타(AD6)에 연결하고, 출력(V1)을 어드레스 데이타(AD7)에 연결하여 리프래시 발생회로(1)를 구성하여 제2도에 도시한 바와 같이 외부의 D램(M1~M6)을 조합한 구성이다.

즉 TV문자 다중 방송은 방송규약에 의해 화면에 표시하는 영상신호 이외에 수직 귀선시에 문자 정보 표시신호를 전송하고, 문자전송 다중 반도체(Q1)는 이 신호를 전용 반도체(Q1) 주변에 접속한 기억소자인 따라서 접속이 허용되는 기억소자의 용량이 매우 적기 때문에 정보의 양이 매우 미약하고, 사용자가 원하는 올바른 정보를 저장하기 위해 방송전파 규약에 따르는 문자 정보 신호발생과 그 상태에 따르는 수신을 하기 위하여 한계의 용량 내에서 계속 감시를 해야 하므로 사용자가 장시간 기다려야 하고 수차례에 걸친 버튼키(Button Key) 조작을 반복해야 하는 문제점이 있었다.

본 발명은 상기한 문제점을 개선한 것으로 그 기술구성은 제5도에 도시한 본 발명에 따른 리프래시 선택회로에 도시한 바와 같이 신호(V2)를 MCOS 트랜스미션(Transmission) 게이트(T1, T3)에 인가하고, 신호(E2)를 COMS 트랜스미션게이트(T2)의 게이트에 연결하며, D램 싸이즈 셀렉트 신호(30)를 CMOS 트랜스미션게이트(T1, T2, T3)에 각각 인가하고, 또한 CMOS 인버터(G1)에 입력하여 그 출력이 CMOS 트랜스미션게이트(T1, T2, T3)에 각각 연결되도록 하고 CMOS 트랜스미션게이트(T1)을 트랜스미션게이트(T2)와 연결하여 출력(41)에 연결하며, CMOS 트랜스미션게이트(T3)을 출력(42)에 연결하여 리프래시 선택회로(40)를 구성하고, 제4도의 본 고안의 기억소자 리프래시 발생회로에 도시한 바와 같이 수평동기신호 발생회로(50)의 출력신호(H1)를 어드레스 데이타(ADø)와 확장 레지스터(52)의 출력(Eø)에 연결하며, 수평동기신호 발생회로(50)의 출력신호(H2)를 어드레스 데이타(AD1)와 리프래시 선택회로(40)의 출력(41)에 연결하며, 수평동기 신호발생신호(50)의 출력신호(H3)를 어드레스 데이타(AD2)와 Y스크롤 카운터회로(51) 출력(V3)에 연결하고, 수평동기신호 발생회로(50)의 출력(H4)을 어드레스 데이타(AD3)와 Y스크롤 카운터회로(51)의 출력(V4)에 연결하며, 수평동기신호 발생회로(50)의 출력신호(H5)를 Y스크롤 카운터회로(51)의 출력을 어드레스 데이타(AD4)와 Y스크롤 카운터회로(51)의 출력(V5)에 연결하고, 수평동기 신호발생회로(50)의 출력신호(H6)를 어드레스 데이타(AD5)와 Y스크롤 카운터회로(51)의 출력(V6)에 연결하며, Y스크롤 카운터회로(51)의 출력(Vø)을 출력(V7)과 어드레스 데이타(AD6)에 연결하고, Y스크롤 카운터회로(51)의 출력(V1)을 어드레스 데이타(AD7)와 확장 레지스터(52)의 출력(E1)에 연결하며, Y스크롤 카운터회로(51)의 출력(V2)를 리프래시선택회로(40)에 연결하고, 확장레지스터(52)의 출력(E2)을 리프래시 선택회로(40)에 연결하며, 확장레지스터(52)의 출력(E3)과 리프래시 선택회로(40)의 출력(42)과 연결하여 어드레스데이터(AD8)에 연결하고, D-램 싸이즈 셀렉트신호(30)를 리프래시 선택회로(40)에 인가한 구성이다.

상기한 구성의 리프래시 발생회로는 제5도에 도시한 바와 같이 D램 싸이즈 셀렉트신호(30)는 4×64KByte의 D램을 사용할때는 “로우”, 4×256KByte D램을 사용할때는 “하이”가 되게 규정하면 “로우”일때는 CMOS 트랜스미션게이트(T1)이 도통되어 출력(41)에는 제3b도에 도시한 출력신호(V2)가 출력되고, 출력(42)은 하이 임피던스가 되어 제4도에 도시한 바와 같이 동작되므로 제3b도와 같은 어드레스 소스의 ×64KByte D램 사용시의 표와 같이 된다.

또한 4×64KByte의 D램을 사용, D램 싸이즈 셀렉트(30) 신호가 “하이”일 경우에는 CMOS 트랜스미션게이트(T2)와 CMOS 트랜스미션게이트(T3)가 도통되어 제5도에 도시한 신호(E2)와, 신호(V2)가 출력(41)과 출력(42)에 나타나며, 신호(E2)는 칼럼 어드레스 스트로브 기간에 어드레스 데이타(AD1)으로 연결되고, 신호(V2)는 행(Row) 어드레스 스트로브 기간에 어드레스(A8)로 연결되어 제3b도에 도시한 D램 사용시의 표와 같이된다.

D램의 리프래시는 4×64KByte D램 사용할 경우 수평동기신호 발생회로(50)의 출력(H1~H6)과 Y스크롤 카운터회로(51)의 출력(Vø, V1)으로 수행하고 4×256KByte D램 사용시는 수평동기신호 발생회로(50)의 출력(H1~H6)과 Y스크롤 카운터회로(51)의 출력(Vø, V1, V2)으로 수행한다.

즉 그 용량이 4×16KByte인 D램(M1~M6)에 저장하여 사용자의 요구에 따라 화면에 문자정보를 표시하게 되고, 문자정보 전용 반도체(Q1) 내부에는 제1도에 도시한 바와 같이 리프래시 발생회로(1)의 출력(Vø~ø7)이 어드레스와 데이타가 외부로 인가되는 어드레스 데이타(AD0~AD7)가 출력된다.

이같은 구성의 리프래시 발생회로는 D램(M1~M4)은 화면표시 정보 저장을 하고, D램(M5, M6)은 D램(M1~M4)에 저장된 정보를 화면에 표시하거나 기타의 업무수행하는 프로그램 저장용으로 사용된다.

D램에 대하여 읽거나, 쓰는(Read/Write) 경우가 아닐때는 전체 어드레스 구간에서 최대 4m sec 이내에 한번씩 리프래시시켜 주어야 D램(M1~M6)에 저장되어 있는 데이타를 계속 유지시킬 수 있으며 제3a도에 도시한 바와 같이 수평동기신호 발생회로(1)의 출력(H1~H6)까지는 매 698,4m sec마다 하나씩 증가하게 되고, Y스크롤 카운터회로(2)의 출력(V0~V7)까지는 매 63,554μ sec마다 순차적으로 감소하게 되어 최종적으로 D램(M1~M6)을 매 254,216㎲마다 어드레서 전구간에서 리프래시를 수행할 수 있으며, 이것은 제4도에 도시한 바와 같이 어드레스 소스(Rø~R7)까지의 로우 어드레스 스트로브(Row Address Strobe) 기간에 수행을 하고 4×16Kbyte의 D램(M1~M6)을 사용할때의 로우 어드레스는 8비트이고 칼럼(Column) 어드레스는 6비트가 된다.

따라서 문자정보전용 반도체에 접속하는 기억소자의 용량을 필요에 따라 4×64KByte와 4×256KByte D램으로 사용할 수 있어 선택의 폭이 넓을뿐 아니라, 한번에 많은 양의 정보를 수신하여 저장하고, 문자정보 신호 발생에 따른 제한된 용량내에서의 상태감시등 불필요한 시간소비를 감소시키거나 완전히 제거하므로 일관된 여러단위의 정보를 한번에 단순한 버튼기의 조작으로 얻을 수 있으며 제공자도 풍부한 기억소자의 용량을 이용하여 다방면으로 응용할 수 있는 효과가 있다.

Claims

수평동기신호 발생회로, Y스크롤 카운터 회로, 확장 레지스터, 리프래시 선택회로로 구성된 기억소자, 리프래시 발생회로에 있어서, 수평동기신호 발생회로의 출력신호(H1)를 어드레스 데이타(ADø)와 확장 레지스터의 출력(Eø)에 연결하며, 수평동기신호 발생회로의 출력신호(H2)를 어드레스 데이타(AD1)와 리프래시 선택회로의 출력에 연결하며, 수평동기신호 발생신호의 출력신호(H3)를 어드레스 데이타(AD2)와 Y스크롤카운터 회로 출력(V3)에 연결하고, 수평동기신호 발생회로의 출력(H4)을 어드레스 데이타(AD3)와 Y스크롤 카운터회로의 출력(V4)에 연결하며, 수평동기신호 발생회로의 출력신호(H5)를 Y스크롤 카운터 회로의 출력을 어드레스 데이타(AD4)와 Y스크롤 카운터회로의 출력(V5)에 연결하고 수평동기신호 발생회로의 출력신호(H6)를 어드레스 데이타(AD5)와 Y스크롤 카운터회로의 출력(V6)에 연결하며, Y스크롤 카운터회로의 출력(V1)을 어드레스 데이타(AD7)와 확장 레지스터의 출력(E1)에 연결하며, Y스크롤 카운터회로의 출력(V2)을 리프래시 선택회로에 연결하고, 확장레지스터의 출력(E2)을 리프래시 선택회로에 연결하며, 어드레스 데이터(AD8)에 연결하고, D-램 싸이즈 셀렉트신호를 리프래시 선택회로에 연결한 것을 특징으로 하는 기억소자 리프래시 기능 절환회로.
제1항에 있어서, 신호(V2)를 CMOS 트랜스미션게이트(T1, T3)에 인가하고 신호(E2)를 CMOS 트랜스미션게이트(T2)의 게이트에 연결하며, D램 싸이즈 셀렉트신호를 CMOS 트랜스미션게이트(T1, T2, T3)에 각각 인가하고, 또한 CMOS 인버터(G1)에 입력하여 그 출력이 CMOS 트랜스미션게이트(T1, T2, T3)에 각각 연결되도록하고, CMOS 트랜스미션게이트(T1)을 트랜스미션게이트(T3)와 CMOS 트랜스미션게이트(T3)를 출력에 연결하여 리프래시 선택회로를 구성한 것을 특징으로 하는 기억소자 리프래시 기능 절환회로.