KR930024282A - 스캔기반설계를 위한 인터-도메인 래치 - Google Patents

스캔기반설계를 위한 인터-도메인 래치 Download PDF

Info

Publication number
KR930024282A
KR930024282A KR1019930008757A KR930008757A KR930024282A KR 930024282 A KR930024282 A KR 930024282A KR 1019930008757 A KR1019930008757 A KR 1019930008757A KR 930008757 A KR930008757 A KR 930008757A KR 930024282 A KR930024282 A KR 930024282A
Authority
KR
South Korea
Prior art keywords
scan
scan vector
interface signal
vector
normal interface
Prior art date
Application number
KR1019930008757A
Other languages
English (en)
Other versions
KR100292233B1 (ko
Inventor
난다 수실
엔. 파텔 라지브
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR930024282A publication Critical patent/KR930024282A/ko
Application granted granted Critical
Publication of KR100292233B1 publication Critical patent/KR100292233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Abstract

플립-플롭에 대하여 서로 반대되는 클록에지를 가지는 2도메인을 구비한 순차로직설계에서, 인터-도메인 래치가 제공되어 2도메인 사이에 제어 및 관측가능한 경계점을 정한다. 인터-도메인 래치는 3멀티플렉서와 3래치를 구성된다. 제1멀티플렉서, 제1래치, 제2멀티플렉서, 제2래치, 제3래치, 및 제3멀티플렉서는 직렬로 연결된다.
추가로, 제1래치의 출력은 제3멀티플렉서로 바이-패스된다. 래치는 클록펄스가 저일때 또는 클록펄스가 고일때 개방된다. 제1및 제3래치는 동일한 클록펄스에 의해 구동되고, 제2래치는 반전된 클록펄스에 의해 구동된다. 제1및 제2도메인을 위한 스캔벡터는 각각 제1및 제2멀티플렉서를 통하여 스캔된다.
제1및 제2도메인의 출력은 각각 제2래치 및 제3멀티플렉서에서 관측된다.

Description

스캔기반설계를 위한 인터-도메인 래치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4a-4b도는 제3a-3b도에 도시된 경우들에서 2도메인 사이에 제어 및 관측이 가능한 경계점을 정하는 본발명의 인터-도메인 래치의 2실시예를 도시한다.

Claims (6)

  1. 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 제1및 제2도메인을 포함하는 순차로직설계에 있어서, 상기 제1및 제2도메인 사이에 제어 및 관측가능한 경계점을 정하는 인터-도메인 래치는, a)입력으로서 정상인터페이스신호, 제1스캔벡터, 및 제1스캔 인에이블 지시자를 수신하고, 상기 제1스캔 인에이블 지시자가 어서트되지 않으면 상기 정상 인터페이스 신호를 출력하고 그렇지 않으면 상기 제1스캔벡터를 출력하는 제1멀티플렉서, b)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된것, 및 제1클록펄스를 수신하고, 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 제1래치, c)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 상기 선택된것, 제2스캔벡터, 및 상기 제1스캔모드를 수신하고, 상기 제1스캔모드가 어서트되면 상기 정상 인터페이스 신호와 상기 제1스캔베터중 상기 선택된 것을 출력하고 그렇지 않으면 상기 제2스캔벡터를 출력하는 상기 제1래치에 연결된 제2멀티플렉서, d)입력으로서 상기 정상 인터페이스 신호, 상기 제1스캔벡터 및 상기 제2스캔벡터중 선택된것, 및 제2클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1스캔벡터, 및 상기 제2스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 상기 제2멀티플렉서에 연결된 제2래치, e)입력으로서 상기 정상 인터페이스 신호, 상기 제1스캔벡터 및 상기 제2스캔벡터중 선택된것, 및 제3클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1스캔벡터, 및 상기 제2스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 상기 제2래치에 연결된 제3래치, 및 f)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된것, 상기 제1 및 제2스캔벡터중 선택된것, 및 스캔모드를 수신하고, 상기 제2스캔모드가 어서트되면 상기 제2스캔벡터를 조건부로 출력하고, 그렇지 않으면 상기 정상 인터페이스 신호 및 상기 제1스캔벡터 중 상기 선택된 것을 조건부로 출력하는 상기 제1및 제3래치에 연결된 제3멀티플렉서로 구성되며, 상기 제1스캔벡터는 상기 제1도메인을 위한 스캔벡터이고 상기 제2스캔벡터는 상기 제2도메인의 스캔벡터인 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제1및 제2도메인은 각각 상승에지 및 하강에지 도메인이고, 상기 제1, 제2및 제3래치는 상기 제1및 제3클록펄스가 저로 가고, 제2클록펄스가 고로 갈때 개방되어 출력하고, 상기 제1및 제3클록펄스는 상기 제2클록펄스의 동일한 반전된 클록펄스인 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제1및 제2도메인은 각각 하강에지 및 상승에지 도메인하고, 상기 제1, 제2 및 제3래치는 상기 제1및 제3클록펄스가 고로가고, 제2클록펄스가 저로 갈때 개방되어 출력하고, 상기 제1및 제3클록펄스는 동일한 클록펄스이고, 상기 제2클록펄스는 상기 동일한 클록펄스의 반전된 클록펄스인 것을 특징으로 하는 장치.
  4. 플립-플롭에 대하여 서로 마주한 에지클록을 가진 제1및 제2도메인을 포함하는 순차로직설계에 있어서, 상기 제1및 제2도메인 상이 제어 및 관측가능한 경계점을 정하는 방법은, a)입력으로서 정상 인터페이스 신호, 제1스캔벡터, 및 제1스캔 인에이블 지시자를 수신하고, 상기 제1스캔 인에이블 지시자가 어서트되지 않으면 상기 정상 인터페이스 신호를 출력하고 그렇지 않으면 상기 제1스캔벡터를 출력하는 단계, b)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된것, 및 제1클록펄스를 수신하고, 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계, c)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 상기 선택된것, 제2스캔벡터, 및 상기 제1스캔모드를 수신하고, 상기 제1스캔모드가 어서트되면 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 상기 선택된 것을 출력하고, 그렇지 않으면 상기 제2스캔벡터를 출력하는 단계, d)입력으로서 상기 정상 인터페이스 신호, 상기 제1스캔벡터 및 상기 제2스캔벡터중 선택된것, 및 제2클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1스캔벡터, 및 상기 제2스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계, e)입력으로서 상기 정상 인터페이스 신호, 상기 제1스캔벡터 및 상기 제2스캔벡터중 선택된것, 및 제3클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1스캔벡터, 및 상기 제2스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계, 및 f)입력으로서 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 선택된것, 상기 제1 및 제2스캔벡터중 선택된것, 및 스캔모드를 수신하고, 상기 제2스캔모드가 어서트되면 상기 제2스캔벡터를, 그렇지 않으면 상기 정상 인터페이스 신호와 상기 제1스캔벡터중 상기 선택된 것을 조건부로 출력하는 단계로 구성되며, 상기 제1스캔벡터는 상기 제1도메인을 위한 스캔벡터인 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 제1및 제2도메인은 각각 상승에지 및 하강에지 도메인이고, 상기 제1, 제2 및 제3래치는 상기 제1, 제2및 제3래치는 상기 제1, 제2및 제3클록펄스가 고로가고 제2클록펄스가 저로갈때 개방되어 출력하고, 상기 제1및 제3클록펄스는 상기 제2클록펄스의 동일한 반전된 클록펄스인 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 상기 제1및 제2도메인은 각각 하강에지 및 상승에지 도메인이고, 상기 제1, 제2및 제3래치는 상기 제1, 제2및 제3클록펄스가 저로가고, 제2클록펄스가 고로갈때 개방되어 출력되고, 상기 제1및 제3클록펄스는 동일한 클록펄스이고, 상기 제2클록펄스는 상기 동일한 클록펄스의 반전된 클록펄스인 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930008757A 1992-05-29 1993-05-21 스캔기반 설계를 위한 인터-도메인 래치 KR100292233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/890,690 US5390190A (en) 1992-05-29 1992-05-29 Inter-domain latch for scan based design
US890,690 1992-05-29

Publications (2)

Publication Number Publication Date
KR930024282A true KR930024282A (ko) 1993-12-22
KR100292233B1 KR100292233B1 (ko) 2001-06-01

Family

ID=25397007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008757A KR100292233B1 (ko) 1992-05-29 1993-05-21 스캔기반 설계를 위한 인터-도메인 래치

Country Status (3)

Country Link
US (1) US5390190A (ko)
JP (1) JP3198448B2 (ko)
KR (1) KR100292233B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318422A1 (de) * 1993-06-03 1994-12-08 Philips Patentverwaltung Integrierte Schaltung mit Registerstufen
US5488318A (en) * 1994-10-04 1996-01-30 Texas Instruments Multifunction register
US5774003A (en) * 1996-10-09 1998-06-30 National Semiconductor Corporation Flip-flop cell having clock skew protection
US5774475A (en) * 1996-12-05 1998-06-30 National Semiconductor Corporation Testing scheme that re-uses original stimulus for testing circuitry embedded within a larger circuit
JPH11166961A (ja) * 1997-12-05 1999-06-22 Hitachi Ltd バウンダリイスキャン回路
EP0965850A1 (en) * 1998-06-17 1999-12-22 Lucent Technologies Inc. Scan test method for multiple clocks integrated circuit
GB9907254D0 (en) * 1999-03-29 1999-05-26 Sgs Thomson Microelectronics Synchronous data adaptor
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
GB9925593D0 (en) * 1999-10-28 1999-12-29 Sgs Thomson Microelectronics Clock generator circuit
US6598191B1 (en) * 1999-11-23 2003-07-22 Hewlett-Packard Development Companay, L.P. Verification of asynchronous boundary behavior
EP1205759A1 (en) * 2000-11-13 2002-05-15 Lucent Technologies Inc. Method for achieving scan testability of an integrated circuit including multiple clock domain
US7640151B2 (en) * 2004-03-30 2009-12-29 Broadcom Corporation Asynchronous clock domain crossing jitter randomiser
US20080126898A1 (en) * 2006-11-27 2008-05-29 Kamlesh Pandey System and method for generating on-chip individual clock domain based scan enable signal used for launch of last shift type of at-speed scan testing
JP4626656B2 (ja) * 2008-01-28 2011-02-09 日本電気株式会社 パルスラッチ回路
US8812921B2 (en) 2011-10-25 2014-08-19 Lsi Corporation Dynamic clock domain bypass for scan chains
US8645778B2 (en) 2011-12-31 2014-02-04 Lsi Corporation Scan test circuitry with delay defect bypass functionality
US8788896B2 (en) 2012-01-11 2014-07-22 Lsi Corporation Scan chain lockup latch with data input control responsive to scan enable signal
US8726108B2 (en) 2012-01-12 2014-05-13 Lsi Corporation Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain
EP2747289B1 (en) * 2012-12-21 2015-07-15 Huawei Technologies Co., Ltd. Synchronizer circuit and method for synchronizing components using different clock signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945103B2 (ja) * 1990-05-15 1999-09-06 株式会社リコー テスト用スキャン回路装置
GB9111179D0 (en) * 1991-05-23 1991-07-17 Motorola Gmbh An implementation of the ieee 1149.1 boundary-scan architecture

Also Published As

Publication number Publication date
JPH0635992A (ja) 1994-02-10
KR100292233B1 (ko) 2001-06-01
US5390190A (en) 1995-02-14
JP3198448B2 (ja) 2001-08-13

Similar Documents

Publication Publication Date Title
KR930024282A (ko) 스캔기반설계를 위한 인터-도메인 래치
US5406216A (en) Technique and method for asynchronous scan design
US5719516A (en) Lock generator circuit for use with a dual edge register that provides a separate enable for each use of an input clock signal
US6380780B1 (en) Integrated circuit with scan flip-flop
JP2005328547A (ja) 制御信号発生器、スキャニング機能を行うラッチ回路、フリップフロップ及び前記フリップフロップの動作の制御方法
EP1971871B1 (en) Reduced pin count scan chain implementation
US20070290733A1 (en) Two-latch clocked-lssd flip-flop
US5426380A (en) High speed processing flip-flop
KR910002119A (ko) 신호발생기
US6271700B1 (en) Semiconductor integrated circuit having scan path
EP0696851A1 (en) High-performance dynamic logic compatible and scannable transparent latch
KR960701539A (ko) 단일 단자 펄스 게이팅 회로(single-ended pulse gating circuit)
KR920003658A (ko) 논리비교회로
KR101629231B1 (ko) 데이터 홀드 기능을 갖는 도미노 로직 블록 및 그것을 구비한 도미노 로직
KR960030412A (ko) 스캔 경로를 가지는 반도체 장치
US6236693B1 (en) Generator for delay-matched clock and data signals
JP2021089176A (ja) 半導体集積回路
KR890017551A (ko) 증분 축각(shaft angle) 암호기용 접속장치
JP4121948B2 (ja) 集積回路及び当該集積回路をテストするための方法
KR0157880B1 (ko) 클럭 스큐 제거장치
KR920019082A (ko) 클럭 전환 회로
KR100202648B1 (ko) 신호충돌 방지회로
KR970008212A (ko) 에이에스아이씨(asic)의 램 매크로(ram macro) 회로
JPS63117514A (ja) クロツク信号切換回路
JPH0774601A (ja) ディジタル論理回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040310

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee