JP3198448B2 - ドメイン間ラッチおよびドメイン間に制御可能で観測可能な境界点を設定する方法 - Google Patents
ドメイン間ラッチおよびドメイン間に制御可能で観測可能な境界点を設定する方法Info
- Publication number
- JP3198448B2 JP3198448B2 JP14839893A JP14839893A JP3198448B2 JP 3198448 B2 JP3198448 B2 JP 3198448B2 JP 14839893 A JP14839893 A JP 14839893A JP 14839893 A JP14839893 A JP 14839893A JP 3198448 B2 JP3198448 B2 JP 3198448B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- domain
- vector
- interface signal
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318552—Clock circuits details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、論理設計、テスタビリ
ティ設計、走査ベース設計の分野に関する。更に詳しく
は、本発明は、複数クロック・エッジ・ディジタル論理
装置の走査ベース設計を具体化するという特別な用途を
持つドメイン間ラッチに関する。
ティ設計、走査ベース設計の分野に関する。更に詳しく
は、本発明は、複数クロック・エッジ・ディジタル論理
装置の走査ベース設計を具体化するという特別な用途を
持つドメイン間ラッチに関する。
【０００２】
【従来の技術】今日、多くのディジタル論理設計は、い
くつかの形態のテスタビリティ用走査ベース設計を含ん
でいる。走査ベース設計は、全逐次統合走査、分離逐次
走査、または非逐次走査として分類することができる。
様々な形態の走査ベース設計は、シフト・レジスタの使
用に関し異なり、使用した場合その構成および普通のデ
ータ路の一部であるどうかが異なっている。
くつかの形態のテスタビリティ用走査ベース設計を含ん
でいる。走査ベース設計は、全逐次統合走査、分離逐次
走査、または非逐次走査として分類することができる。
様々な形態の走査ベース設計は、シフト・レジスタの使
用に関し異なり、使用した場合その構成および普通のデ
ータ路の一部であるどうかが異なっている。
【０００３】しかし、様々な形態の走査ベース設計は、
全て、論理設計の制御性と観測性を増すために使用され
る。制御性とは、論理装置の入力の値を設定することに
より論理設計における各ノードに特別な信号を設定する
能力のことである。観測性とは、論理装置の入力を制御
しかつ出力を観測することにより論理設計における様々
なノードの信号値を決定する能力のことである。制御性
および観測性、またはその一方を高めることにより、論
理設計のフォルト・カバリッジを一層高めることができ
る。フォルト・カバリッジとは、検出可能な故障の数と
予想される全故障の総数の比である。したがって、制御
性および観測性は、テスタビリティの重要な尺度であ
り、できる限り１００％の制御性と１００％の観測性を
達成することが目標である。
全て、論理設計の制御性と観測性を増すために使用され
る。制御性とは、論理装置の入力の値を設定することに
より論理設計における各ノードに特別な信号を設定する
能力のことである。観測性とは、論理装置の入力を制御
しかつ出力を観測することにより論理設計における様々
なノードの信号値を決定する能力のことである。制御性
および観測性、またはその一方を高めることにより、論
理設計のフォルト・カバリッジを一層高めることができ
る。フォルト・カバリッジとは、検出可能な故障の数と
予想される全故障の総数の比である。したがって、制御
性および観測性は、テスタビリティの重要な尺度であ
り、できる限り１００％の制御性と１００％の観測性を
達成することが目標である。
【０００４】走査ベース設計の原理を逐次論理設計に適
用した場合、全記憶素子（フリップフロップ）が走査可
能になり、かつ全記憶素子がこれらに供給される共通ク
ロックを有している。その結果、逐次論理設計全体が組
合せ論理設計に変換され、それにより逐次論理設計のた
めにテスト・パターンを簡単に生じることができる。な
お、これについては、1986年のプレンティス・ホールに
おけるイー・ジー・マックラスキーの論理設計原理にお
いてより詳細に示されてる。
用した場合、全記憶素子（フリップフロップ）が走査可
能になり、かつ全記憶素子がこれらに供給される共通ク
ロックを有している。その結果、逐次論理設計全体が組
合せ論理設計に変換され、それにより逐次論理設計のた
めにテスト・パターンを簡単に生じることができる。な
お、これについては、1986年のプレンティス・ホールに
おけるイー・ジー・マックラスキーの論理設計原理にお
いてより詳細に示されてる。
【０００５】しかし、もっと複雑な論理設計では、２つ
のクロックでクロックされるフリップフロップを使用し
なければならない場合が出てくる。一方のクロックは他
のクロックの補数である。言い換えれば、論理設計は、
立下がり縁の他、立上り縁のフリップフロップを含んで
いる。これらのより複雑な論理設計用の走査ベース設計
を具体化するため、代表的には、論理設計を多くのドメ
インに分割する（パーティションとも呼ばれている）。
各ドメインは、立上りまたは立下がりクロック・エッジ
の一方により影響され、様々なドメインを接続する境界
に別の論理装置が配置される。その後、各ドメインは、
テスト用の別々の独立走査可能エンティティとして処理
される。
のクロックでクロックされるフリップフロップを使用し
なければならない場合が出てくる。一方のクロックは他
のクロックの補数である。言い換えれば、論理設計は、
立下がり縁の他、立上り縁のフリップフロップを含んで
いる。これらのより複雑な論理設計用の走査ベース設計
を具体化するため、代表的には、論理設計を多くのドメ
インに分割する（パーティションとも呼ばれている）。
各ドメインは、立上りまたは立下がりクロック・エッジ
の一方により影響され、様々なドメインを接続する境界
に別の論理装置が配置される。その後、各ドメインは、
テスト用の別々の独立走査可能エンティティとして処理
される。
【０００６】解決すべき唯一の残りの論点は、２つのド
メインの間の信号インタフェイスをいかに操作するかと
いうことである。それらのフリップフロップのための逆
方向縁クロックを有する、一方のドメインから他のドメ
インに送られる信号は、発信ドメインの観測不能信号
と、受信ドメインの制御不能信号である。フリップフロ
ップのための逆方向縁クロックを有する、２つのドメイ
ンの間のインタフェイス信号は、図１、２において分類
されている。
メインの間の信号インタフェイスをいかに操作するかと
いうことである。それらのフリップフロップのための逆
方向縁クロックを有する、一方のドメインから他のドメ
インに送られる信号は、発信ドメインの観測不能信号
と、受信ドメインの制御不能信号である。フリップフロ
ップのための逆方向縁クロックを有する、２つのドメイ
ンの間のインタフェイス信号は、図１、２において分類
されている。
【０００７】図１は、信号が立上り縁のドメインから立
下がり縁のドメインに進む４つのケースを示し、図２
は、信号が立下がり縁のドメインから立上り縁のドメイ
ンに進む４つのケースを示している。各グループの４つ
のケースにおいて、介入論理装置が含まれていない２つ
のケース、すなわち図１のケースＩａ、Ｉｂ、または図
２のケースＩＩＩａ、ＩＩＩｂがあり、また、介入論理
装置が含まれている２つのケース、すなわち図１のＩＩ
ａ、ＩＩｂ、または図２のケースＩＶａ、ＩＶｂがあ
る。各グループの２つのケースにおいて、介入ラッチが
含まれていない第１のケース、すなわち図１のケースＩ
ａまたはＩＩａ、または図２のケースＩＩＩａまたはＩ
Ｖａがあり、また介入ラッチが含まれている第２のケー
ス、すなわち図１のケースＩｂまたはＩＩｂ、または図
２のケースＩＩＩｂまたはＩＶｂがある。図３、４は、
８つのケースのうちの４つに関し２つのドメインの境界
に制御可能かつ観測可能点をいかにして設定できるかを
示している。図３は、図１のケースＩａ、ＩＩａに関し
て示し、図４は、図２のケースＩＩＩａ、ＩＶａに関し
て示している。各ケースにおいて、立上り縁および立下
がり縁フリップフロップ１３および１４ａ、１２ｃおよ
び１４Ｃ、１２ｅおよび１４ｅ、または１２ｇおよび１
４ｇを形成している４つのラッチは、共通クロックの３
つの位相で動作し、「冗長」ラッチが存在する。したが
って、２つのドメインの境界に制御可能で観測可能な点
を設定することは、第１ドメイン（Ｄ１）１０において
ケースＩａ、ＩＩａに関しては立上り縁フリップフロッ
プ２６ａまたは２６ｂを、またはケースＩＩＩａおよび
ＩＶａに関しては立下がり縁フリップフロップ３０ａま
たは３０ｂを加えることにより、かつ各４つのケースに
関し第２ドメイン（Ｄ２）２０にマルチプレクサ２８ａ
〜２８ｄを加えることにより簡単に行なうことができ
る。各ケースでは、加えられたマルチプレクサ２８ａ〜
２８ｄは、制御可能入力に接続している。その結果、ド
メイン１（Ｄ１）１０の出力信号は、加えられた立上り
縁または立下がり縁フリップフロップ２６ａ、２６ｂ、
３０ａ、または３０ｂを介して観測可能で、ドメイン２
（Ｄ２）２０の入力信号は、加えられたマルチプレクサ
２８ａ、２８ｂ、２８ｃまたは２８ｄを介して制御可能
である。
下がり縁のドメインに進む４つのケースを示し、図２
は、信号が立下がり縁のドメインから立上り縁のドメイ
ンに進む４つのケースを示している。各グループの４つ
のケースにおいて、介入論理装置が含まれていない２つ
のケース、すなわち図１のケースＩａ、Ｉｂ、または図
２のケースＩＩＩａ、ＩＩＩｂがあり、また、介入論理
装置が含まれている２つのケース、すなわち図１のＩＩ
ａ、ＩＩｂ、または図２のケースＩＶａ、ＩＶｂがあ
る。各グループの２つのケースにおいて、介入ラッチが
含まれていない第１のケース、すなわち図１のケースＩ
ａまたはＩＩａ、または図２のケースＩＩＩａまたはＩ
Ｖａがあり、また介入ラッチが含まれている第２のケー
ス、すなわち図１のケースＩｂまたはＩＩｂ、または図
２のケースＩＩＩｂまたはＩＶｂがある。図３、４は、
８つのケースのうちの４つに関し２つのドメインの境界
に制御可能かつ観測可能点をいかにして設定できるかを
示している。図３は、図１のケースＩａ、ＩＩａに関し
て示し、図４は、図２のケースＩＩＩａ、ＩＶａに関し
て示している。各ケースにおいて、立上り縁および立下
がり縁フリップフロップ１３および１４ａ、１２ｃおよ
び１４Ｃ、１２ｅおよび１４ｅ、または１２ｇおよび１
４ｇを形成している４つのラッチは、共通クロックの３
つの位相で動作し、「冗長」ラッチが存在する。したが
って、２つのドメインの境界に制御可能で観測可能な点
を設定することは、第１ドメイン（Ｄ１）１０において
ケースＩａ、ＩＩａに関しては立上り縁フリップフロッ
プ２６ａまたは２６ｂを、またはケースＩＩＩａおよび
ＩＶａに関しては立下がり縁フリップフロップ３０ａま
たは３０ｂを加えることにより、かつ各４つのケースに
関し第２ドメイン（Ｄ２）２０にマルチプレクサ２８ａ
〜２８ｄを加えることにより簡単に行なうことができ
る。各ケースでは、加えられたマルチプレクサ２８ａ〜
２８ｄは、制御可能入力に接続している。その結果、ド
メイン１（Ｄ１）１０の出力信号は、加えられた立上り
縁または立下がり縁フリップフロップ２６ａ、２６ｂ、
３０ａ、または３０ｂを介して観測可能で、ドメイン２
（Ｄ２）２０の入力信号は、加えられたマルチプレクサ
２８ａ、２８ｂ、２８ｃまたは２８ｄを介して制御可能
である。
【０００８】図５、６は、残りの４つのケースに関して
２つのドメインの境界に制御可能で観測可能な点をいか
にして設定できるかを示している。図５は図１のケース
Ｉｂ、ＩＩｂに関して示し、図６は図２のケースＩＩＩ
ｂ、ＩＶｂに関して示している。各ケースにおいて、立
上り縁および立下がり縁フリップフロップ１２ｂおよび
１４ｂ、１２ｄおよび１４ｄ、１２ｆおよび１４ｆ、ま
たは１２ｈおよび１４ｈを形成している４つのラッチは
全部使用され、「冗長」ラッチは存在しない。したがっ
て、２つのドメインの境界に制御可能で観測可能な点
は、前のように簡単には設定できない。しかし、第１ド
メイン（Ｄ１）１０においてケースＩｂ、ＩＩｂに関し
ては立上り縁フリップフロップ２６ｃまたは２６ｄを、
またはケースＩＩＩｂ、ＩＶｂに関しては立下がり縁フ
リップフロップ３０ｅまたは３０ｆを加えることによ
り、かつ第２ドメイン（Ｄ２）２０においてケースＩ
ｂ、ＩＩｂに関しはマルチプレクサ２８ｅまたは２８ｆ
および立下がり縁フリップフロップ３０ｃまたは３０ｄ
を、かつケースＩＩＩｂ、ＩＶｂに関してはマルチプレ
クサ２８ｇまたは２８ｈおよび立上り縁フリップフロッ
プ２６ｅまたは２６ｆを加えることにより、今までのよ
うに設定することができる。各ケースにおいて、加えら
れたマルチプレクサ２８ｅ、２８ｈは、加えられた立下
がり縁または立上り縁フリップフロップ３０ｃ、３０
ｄ、２６ｅまたは２６ｆを介して制御可能入力に接続し
ている。その結果、ドメイン１（Ｄ１）１０の出力信号
は、加えられた立上り縁または立下がり縁フリップフロ
ップ２６ｃ、２６ｄ、３０ｅ、または３０ｆを介して観
測可能で、ドメイン２（Ｄ２）２０の入力信号は、加え
られたマルチプレクサ２８ｅ、２８ｆ、２８ｇまたは２
８ｈとそれに対応する立下がり縁または立上り縁フリッ
プフロップ３０ｃ、３０ｄ、２６ｅまたは２６ｆを介し
て制御可能である。
２つのドメインの境界に制御可能で観測可能な点をいか
にして設定できるかを示している。図５は図１のケース
Ｉｂ、ＩＩｂに関して示し、図６は図２のケースＩＩＩ
ｂ、ＩＶｂに関して示している。各ケースにおいて、立
上り縁および立下がり縁フリップフロップ１２ｂおよび
１４ｂ、１２ｄおよび１４ｄ、１２ｆおよび１４ｆ、ま
たは１２ｈおよび１４ｈを形成している４つのラッチは
全部使用され、「冗長」ラッチは存在しない。したがっ
て、２つのドメインの境界に制御可能で観測可能な点
は、前のように簡単には設定できない。しかし、第１ド
メイン（Ｄ１）１０においてケースＩｂ、ＩＩｂに関し
ては立上り縁フリップフロップ２６ｃまたは２６ｄを、
またはケースＩＩＩｂ、ＩＶｂに関しては立下がり縁フ
リップフロップ３０ｅまたは３０ｆを加えることによ
り、かつ第２ドメイン（Ｄ２）２０においてケースＩ
ｂ、ＩＩｂに関しはマルチプレクサ２８ｅまたは２８ｆ
および立下がり縁フリップフロップ３０ｃまたは３０ｄ
を、かつケースＩＩＩｂ、ＩＶｂに関してはマルチプレ
クサ２８ｇまたは２８ｈおよび立上り縁フリップフロッ
プ２６ｅまたは２６ｆを加えることにより、今までのよ
うに設定することができる。各ケースにおいて、加えら
れたマルチプレクサ２８ｅ、２８ｈは、加えられた立下
がり縁または立上り縁フリップフロップ３０ｃ、３０
ｄ、２６ｅまたは２６ｆを介して制御可能入力に接続し
ている。その結果、ドメイン１（Ｄ１）１０の出力信号
は、加えられた立上り縁または立下がり縁フリップフロ
ップ２６ｃ、２６ｄ、３０ｅ、または３０ｆを介して観
測可能で、ドメイン２（Ｄ２）２０の入力信号は、加え
られたマルチプレクサ２８ｅ、２８ｆ、２８ｇまたは２
８ｈとそれに対応する立下がり縁または立上り縁フリッ
プフロップ３０ｃ、３０ｄ、２６ｅまたは２６ｆを介し
て制御可能である。
【０００９】このように、図１のケースＩｂ、ＩＩｂお
よび図２のケースＩＩＩｂ、ＩＶｂに関し、２つのドメ
イン間に制御可能で観測可能な境界点を設定するのに、
１つの立上り縁フリップフロップと１つの立下がり縁フ
リップフロップと１つのマルチプレクサを更に必要とす
る。この場合、たった１つの機能ラッチしか存在しな
い。１つのラッチと２つの付加フリップフロップとマル
チプレクサに置換えられた図１のケースＩｂ、ＩＩｂお
よび図２のケースＩＩＩｂ、ＩＶｂに示された設計に全
機能ラッチを持たせることは、ハードウェア要件を大幅
に増加することになる。
よび図２のケースＩＩＩｂ、ＩＶｂに関し、２つのドメ
イン間に制御可能で観測可能な境界点を設定するのに、
１つの立上り縁フリップフロップと１つの立下がり縁フ
リップフロップと１つのマルチプレクサを更に必要とす
る。この場合、たった１つの機能ラッチしか存在しな
い。１つのラッチと２つの付加フリップフロップとマル
チプレクサに置換えられた図１のケースＩｂ、ＩＩｂお
よび図２のケースＩＩＩｂ、ＩＶｂに示された設計に全
機能ラッチを持たせることは、ハードウェア要件を大幅
に増加することになる。
【００１０】
【発明が解決しようとする課題】したがって、ハードウ
ェア要件を減少した、２つのドメイン間に制御可能で観
測可能な境界を設定する方法および装置を提供すること
が望まれている。本発明の目的は、これらフリップフロ
ップのための逆方向縁クロックを備えた２つのドメイン
間に制御可能で観測可能な境界点を設定するのに使用で
き、しかもハードウェア要件が比較的少ないドメイン間
ラッチを提供することである。
ェア要件を減少した、２つのドメイン間に制御可能で観
測可能な境界を設定する方法および装置を提供すること
が望まれている。本発明の目的は、これらフリップフロ
ップのための逆方向縁クロックを備えた２つのドメイン
間に制御可能で観測可能な境界点を設定するのに使用で
き、しかもハードウェア要件が比較的少ないドメイン間
ラッチを提供することである。
【００１１】
【課題を解決するための手段】走査ベース設計に関する
ドメイン間ラッチについて開示する。本発明のドメイン
間ラッチは、立上り縁および立下がり縁フリップフロッ
プを備えた逐次論理設計に関する走査ベース設計を具体
化するという特別な用途を有している。ドメイン間ラッ
チは、これらフリップフロップの逆方向縁クロックを有
する逐次論理設計の２つの分割されたドメイン間の介入
ラッチを置換え、かつ２つのドメイン間に制御可能で観
測可能な境界点を設定するのに使用できる。
ドメイン間ラッチについて開示する。本発明のドメイン
間ラッチは、立上り縁および立下がり縁フリップフロッ
プを備えた逐次論理設計に関する走査ベース設計を具体
化するという特別な用途を有している。ドメイン間ラッ
チは、これらフリップフロップの逆方向縁クロックを有
する逐次論理設計の２つの分割されたドメイン間の介入
ラッチを置換え、かつ２つのドメイン間に制御可能で観
測可能な境界点を設定するのに使用できる。
【００１２】ドメイン間ラッチは、３つのラッチと３つ
のマルチプレクサから成っている。第１マルチプレク
サ、第１ラッチ、第２マルチプレクサ、第２ラッチ、第
３ラッチおよび第３マルチプレクサは、互いに直列に接
続している。さらに、第１ラッチの出力は、第３マルチ
プレクサにバイパスされている。第１および第２ドメイ
ンの走査ベクトルは、第１および第２マルチプレクサに
それぞれ走査される。第１および第２ドメインの出力
は、第２ラッチおよび第３マルチプレクサにおいてそれ
ぞれ観測される。
のマルチプレクサから成っている。第１マルチプレク
サ、第１ラッチ、第２マルチプレクサ、第２ラッチ、第
３ラッチおよび第３マルチプレクサは、互いに直列に接
続している。さらに、第１ラッチの出力は、第３マルチ
プレクサにバイパスされている。第１および第２ドメイ
ンの走査ベクトルは、第１および第２マルチプレクサに
それぞれ走査される。第１および第２ドメインの出力
は、第２ラッチおよび第３マルチプレクサにおいてそれ
ぞれ観測される。
【００１３】インタフェイス信号が立上がり縁ドメイン
から立下り縁ドメインに進むケースでは、クロック信号
が低い場合、第１および第３ラッチが開き、クロック信
号が高い場合、第２ラッチが開く。インタフェイス信号
が立下り縁ドメインから立上がり縁ドメインに進むケー
スでは、クロック信号が高い場合、第１および第３ラッ
チが開き、クロック信号が低い場合、第２ラッチが開
く。本発明のドメイン間ラッチは、境界点当り１つのフ
リップフロップを節約してすることができる。また、本
発明のドメイン間ラッチを用いることにより、２つのド
メイン間の介入ラッチに直接的に置換えることができ、
しかも簡単に具体化することができる。
から立下り縁ドメインに進むケースでは、クロック信号
が低い場合、第１および第３ラッチが開き、クロック信
号が高い場合、第２ラッチが開く。インタフェイス信号
が立下り縁ドメインから立上がり縁ドメインに進むケー
スでは、クロック信号が高い場合、第１および第３ラッ
チが開き、クロック信号が低い場合、第２ラッチが開
く。本発明のドメイン間ラッチは、境界点当り１つのフ
リップフロップを節約してすることができる。また、本
発明のドメイン間ラッチを用いることにより、２つのド
メイン間の介入ラッチに直接的に置換えることができ、
しかも簡単に具体化することができる。
【００１４】
【実施例】走査ベース設計に関するドメイン間ラッチに
ついて開示する。本発明のドメイン間ラッチは、立上り
縁および立下がり縁フリップフロップを備えた逐次論理
設計に関する走査ベース設計を具体化するという特別な
用途を有している。ドメイン間ラッチは、これらフリッ
プフロップの逆方向縁のクロックで逐次論理設計の２つ
の分割されたドメイン間の介入ラッチに取って代り、か
つ２つのドメイン間に制御可能で観測可能な境界点を設
定するのに使用できる。以下の説明における特定の記
載、たとえば特定の数、材料、構成などは、本発明の理
解を助けるためであって、本発明はこれら特定の記載に
限定されないことは当業者には明白であろう。なお、周
知の装置などは、本発明を不必要に不明瞭にしないよう
概略的にまたブロック図で示している。
ついて開示する。本発明のドメイン間ラッチは、立上り
縁および立下がり縁フリップフロップを備えた逐次論理
設計に関する走査ベース設計を具体化するという特別な
用途を有している。ドメイン間ラッチは、これらフリッ
プフロップの逆方向縁のクロックで逐次論理設計の２つ
の分割されたドメイン間の介入ラッチに取って代り、か
つ２つのドメイン間に制御可能で観測可能な境界点を設
定するのに使用できる。以下の説明における特定の記
載、たとえば特定の数、材料、構成などは、本発明の理
解を助けるためであって、本発明はこれら特定の記載に
限定されないことは当業者には明白であろう。なお、周
知の装置などは、本発明を不必要に不明瞭にしないよう
概略的にまたブロック図で示している。
【００１５】図７、８は、図５、６に示した４つのケー
スに関する本発明のドメイン間ラッチの２つの実施例を
示している。図７は、図５に示したケースＩｂとＩＩｂ
に関する実施例で、図８は、図６に示したケースＩＩＩ
ｂ、ＩＶｂに関する実施例を示している。各ケースに関
し、ドメイン間ラッチ４０ａまたは４０ｂはフリップフ
ロップの逆方向縁クロックを有する２つのドメイン間の
介入ラッチに置換っている。
スに関する本発明のドメイン間ラッチの２つの実施例を
示している。図７は、図５に示したケースＩｂとＩＩｂ
に関する実施例で、図８は、図６に示したケースＩＩＩ
ｂ、ＩＶｂに関する実施例を示している。各ケースに関
し、ドメイン間ラッチ４０ａまたは４０ｂはフリップフ
ロップの逆方向縁クロックを有する２つのドメイン間の
介入ラッチに置換っている。
【００１６】本発明のドメイン間ラッチ４０ａまたは４
０ｂは、３つのマルチプレクサ４２ａ〜４６ａまたは４
２ｂ〜４６ｂおよび３つのラッチ５２ａ〜５６ａまたは
５２ｂ〜５６ｂから成っている。第１マルチプレクサ４
２ａまたは４２ｂと、第１ラッチ５２ａまたは５２ｂ
と、第２マルチプレクサ４４ａまたは４４ｂと、第２ラ
ッチ５４ａまたは５４ｂと、第３ラッチ５６ａまたは５
６ｂと、第３マルチプレクサ４６ａまたは４６ｂは互い
に直列に接続している。さらに、第１ラッチ５２ａまた
は５２ｂの出力は、第３マルチプレクサ４６ａまたは４
６ｂにバイパスしている。
０ｂは、３つのマルチプレクサ４２ａ〜４６ａまたは４
２ｂ〜４６ｂおよび３つのラッチ５２ａ〜５６ａまたは
５２ｂ〜５６ｂから成っている。第１マルチプレクサ４
２ａまたは４２ｂと、第１ラッチ５２ａまたは５２ｂ
と、第２マルチプレクサ４４ａまたは４４ｂと、第２ラ
ッチ５４ａまたは５４ｂと、第３ラッチ５６ａまたは５
６ｂと、第３マルチプレクサ４６ａまたは４６ｂは互い
に直列に接続している。さらに、第１ラッチ５２ａまた
は５２ｂの出力は、第３マルチプレクサ４６ａまたは４
６ｂにバイパスしている。
【００１７】第１および第２ドメインの走査ベクトル
（ｓｉ１、ｓｉ２）は、第１マルチプレクサ４２ａまた
は４２ｂと第２マルチプレクサ４４ａまたは４４ｂにそ
れぞれ走査される。第１および第２ドメインの出力（ｓ
ｏ１、ｓｏ２）は、第２ラッチ５４ａまたは５４ｂおよ
び第３マルチプレクサ４６ａまたは４６ｂにおいてそれ
ぞれ観測される。
（ｓｉ１、ｓｉ２）は、第１マルチプレクサ４２ａまた
は４２ｂと第２マルチプレクサ４４ａまたは４４ｂにそ
れぞれ走査される。第１および第２ドメインの出力（ｓ
ｏ１、ｓｏ２）は、第２ラッチ５４ａまたは５４ｂおよ
び第３マルチプレクサ４６ａまたは４６ｂにおいてそれ
ぞれ観測される。
【００１８】ケースＩｂ、ＩＩｂに関し、第１マルチプ
レクサ４２ａは、通常のインタフェイス信号（ｄｉ）、
第１ドメインの走査イネーブル（ｓｅ１）および走査ベ
クトル（ｓｉ１）を入力として受信する。第１ドメイン
の走査イネーブル（ｓｅ１）がアサートされない場合、
通常のインタフェイス信号（ｄｉ）が選択され出力され
る。第１ドメインの走査イネーブル（ｓｅ１）がアサー
トされる場合、第１ドメインの走査ベクトル（ｓｉ１）
が代りに選択され出力される。第１ラッチ５２ａは、第
１ドメインの走査イネーブル（ｓｅ１）がアサートされ
るかどうかにしたがって、通常のインタフェイス信号
（ｄｉ）または第１ドメインの走査ベクトル（ｓｉ１）
のいずれかを入力として受信する。クロック・パルスが
低い場合、ラッチは開きかつ受信された信号を出力す
る。第１ラッチ５２ａは反転クロック・パルスにより駆
動される。
レクサ４２ａは、通常のインタフェイス信号（ｄｉ）、
第１ドメインの走査イネーブル（ｓｅ１）および走査ベ
クトル（ｓｉ１）を入力として受信する。第１ドメイン
の走査イネーブル（ｓｅ１）がアサートされない場合、
通常のインタフェイス信号（ｄｉ）が選択され出力され
る。第１ドメインの走査イネーブル（ｓｅ１）がアサー
トされる場合、第１ドメインの走査ベクトル（ｓｉ１）
が代りに選択され出力される。第１ラッチ５２ａは、第
１ドメインの走査イネーブル（ｓｅ１）がアサートされ
るかどうかにしたがって、通常のインタフェイス信号
（ｄｉ）または第１ドメインの走査ベクトル（ｓｉ１）
のいずれかを入力として受信する。クロック・パルスが
低い場合、ラッチは開きかつ受信された信号を出力す
る。第１ラッチ５２ａは反転クロック・パルスにより駆
動される。
【００１９】第２マルチプレクサ４４ａは、第１ドメイ
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第１ドメ
インの走査イネーブル（Ｓｅ１）と走査モード（ＳＭ
１）を選択入力として受信する。第１ドメインの走査モ
ード（ＳＭ１）がアサートされかつ第１ドメインの走査
イネーブル（Ｓｅ１）がアサートされない場合、通常の
インタフェイス信号（ｄｉ）が選択され出力される。第
１ドメインの走査モード（ＳＭ１）がアサートされる場
合、第１ドメインの走査ベクトル（ｓｉ１）が選択され
出力される。第１ドメインの走査モード（ＳＭ１）がア
サートされない場合、第２ドメインの走査ベクトル（ｓ
ｉ２）が選択され出力される。
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第１ドメ
インの走査イネーブル（Ｓｅ１）と走査モード（ＳＭ
１）を選択入力として受信する。第１ドメインの走査モ
ード（ＳＭ１）がアサートされかつ第１ドメインの走査
イネーブル（Ｓｅ１）がアサートされない場合、通常の
インタフェイス信号（ｄｉ）が選択され出力される。第
１ドメインの走査モード（ＳＭ１）がアサートされる場
合、第１ドメインの走査ベクトル（ｓｉ１）が選択され
出力される。第１ドメインの走査モード（ＳＭ１）がア
サートされない場合、第２ドメインの走査ベクトル（ｓ
ｉ２）が選択され出力される。
【００２０】第２ラッチ５４ａは、第１ドメインの走査
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第２ラッチ５４ａは、クロック・
パルスが高い場合に開きその入力を出力する。第２ラッ
チは、正規のクロック・パルスにより駆動される。前述
したように、走査モード（ＳＭ１）が第１ドメインに関
しアサートされる場合、第１ドメインの出力（ＳＯ１）
はここで観測できる。
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第２ラッチ５４ａは、クロック・
パルスが高い場合に開きその入力を出力する。第２ラッ
チは、正規のクロック・パルスにより駆動される。前述
したように、走査モード（ＳＭ１）が第１ドメインに関
しアサートされる場合、第１ドメインの出力（ＳＯ１）
はここで観測できる。
【００２１】第３ラッチ５６ａは、第１ドメインの走査
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第３ラッチは、クロック・パルス
が低い場合に開きその入力を出力する。第３ラッチ５６
ａは、反転クロック・パルスにより駆動される。
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第３ラッチは、クロック・パルス
が低い場合に開きその入力を出力する。第３ラッチ５６
ａは、反転クロック・パルスにより駆動される。
【００２２】第３マルチプレクサ４６ａは、第１ドメイ
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第２ドメ
インの走査モード（ＳＭ２）を選択入力として受信す
る。第２ドメインの走査モード（ＳＭ２）がアサートさ
れる場合、マルチプレクサ４６ａは第２ドメインの走査
ベクトル（ｓｉ２）を選択しかつそれを出力する。前述
したように、第２ドメインの出力（ＳＯ１）は第３マル
チプレクサ４６ａにおいて観測できる。
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第２ドメ
インの走査モード（ＳＭ２）を選択入力として受信す
る。第２ドメインの走査モード（ＳＭ２）がアサートさ
れる場合、マルチプレクサ４６ａは第２ドメインの走査
ベクトル（ｓｉ２）を選択しかつそれを出力する。前述
したように、第２ドメインの出力（ＳＯ１）は第３マル
チプレクサ４６ａにおいて観測できる。
【００２３】同様に、ケースＩＩＩｂ、ＩＶｂに関し、
第１マルチプレクサ４２ａは、通常のインタフェイス信
号（ｄｉ）、第１ドメインの走査ベクトル（ｓｉ１）お
よび走査イネーブル（Ｓｅ１）を入力として受信する。
第１ドメインの走査イネーブル（Ｓｅ１）がアサートさ
れない場合、通常のインタフェイス信号（ｄｉ）が選択
され出力される。第１ドメインの走査イネーブル（Ｓｅ
１）がアサートされる場合、第１ドメインの走査ベクト
ル（ｓｉ１）が代りに選択され出力される。
第１マルチプレクサ４２ａは、通常のインタフェイス信
号（ｄｉ）、第１ドメインの走査ベクトル（ｓｉ１）お
よび走査イネーブル（Ｓｅ１）を入力として受信する。
第１ドメインの走査イネーブル（Ｓｅ１）がアサートさ
れない場合、通常のインタフェイス信号（ｄｉ）が選択
され出力される。第１ドメインの走査イネーブル（Ｓｅ
１）がアサートされる場合、第１ドメインの走査ベクト
ル（ｓｉ１）が代りに選択され出力される。
【００２４】第１ラッチ５２ｂは、第１ドメインの走査
イネーブル（Ｓｅ１）がアサートされるかどうかにした
がって、通常のインタフェイス信号（ｄｉ）または第１
ドメインの走査ベクトル（ｓｉ１）のいずれかを入力と
して受信する。クロック・パルスが高い場合、ラッチは
開きかつ受信された信号を出力する。第１ラッチ５２ｂ
は正規のクロック・パルスにより駆動される。
イネーブル（Ｓｅ１）がアサートされるかどうかにした
がって、通常のインタフェイス信号（ｄｉ）または第１
ドメインの走査ベクトル（ｓｉ１）のいずれかを入力と
して受信する。クロック・パルスが高い場合、ラッチは
開きかつ受信された信号を出力する。第１ラッチ５２ｂ
は正規のクロック・パルスにより駆動される。
【００２５】第２マルチプレクサ４４ｂは、第１ドメイ
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第１ドメ
インの走査モード（ＳＭ１）を選択入力として受信す
る。第１ドメインの走査モード（ＳＭ１）および走査イ
ネーブル（Ｓｅ１）がアサートされる場合、第１ドメイ
ンの走査ベクトル（ｓｉ１）が選択され出力される。第
１ドメインの走査モード（ＳＭ１）がアサートされ第１
ドメインの走査イネーブル（Ｓｅ１）がアサートされな
い場合、通常のインタフェイス信号（ｄｉ）が選択され
出力される。第１ドメインの走査モード（ＳＭ１）がア
サートされない場合、第２ドメインの走査ベクトル（ｓ
ｉ２）が選択され出力される。
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、通常のインタフェイス信号（ｄｉ）ま
たは第１ドメインの走査ベクトル（ｓｉ１）のいずれか
を１入力として受信し、かつ第２ドメインの走査ベクト
ル（ｓｉ２）を他の入力として受信し、さらに第１ドメ
インの走査モード（ＳＭ１）を選択入力として受信す
る。第１ドメインの走査モード（ＳＭ１）および走査イ
ネーブル（Ｓｅ１）がアサートされる場合、第１ドメイ
ンの走査ベクトル（ｓｉ１）が選択され出力される。第
１ドメインの走査モード（ＳＭ１）がアサートされ第１
ドメインの走査イネーブル（Ｓｅ１）がアサートされな
い場合、通常のインタフェイス信号（ｄｉ）が選択され
出力される。第１ドメインの走査モード（ＳＭ１）がア
サートされない場合、第２ドメインの走査ベクトル（ｓ
ｉ２）が選択され出力される。
【００２６】第２ラッチ５４ｂは、第１ドメインの走査
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第２ラッチ５４ｂは、クロック・
パルスが低い場合に開きその入力を出力する。第２ラッ
チは、反転クロック・パルスにより駆動される。前述し
たように、第１ドメインの走査モード（ＳＭ１）がアサ
ートされる場合、第１ドメインの出力（ＳＯ１）はここ
で観測することができる。
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第２ラッチ５４ｂは、クロック・
パルスが低い場合に開きその入力を出力する。第２ラッ
チは、反転クロック・パルスにより駆動される。前述し
たように、第１ドメインの走査モード（ＳＭ１）がアサ
ートされる場合、第１ドメインの出力（ＳＯ１）はここ
で観測することができる。
【００２７】第３ラッチ５６ｂは、第１ドメインの走査
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第３ラッチ５６ｂは、クロック・
パルスが高い場合に開きその入力を出力する。第３ラッ
チ５６ｂは、正規のクロック・パルスにより駆動され
る。
モード（ＳＭ１）および走査イネーブル（Ｓｅ１）がア
サートされるかどうかにしたがって、第１ドメインの走
査ベクトル（ｓｉ１）、通常のインタフェイス信号（ｄ
ｉ）、または第２ドメインの走査ベクトル（ｓｉ２）を
入力として受信する。第３ラッチ５６ｂは、クロック・
パルスが高い場合に開きその入力を出力する。第３ラッ
チ５６ｂは、正規のクロック・パルスにより駆動され
る。
【００２８】第３マルチプレクサ４６ｂは、第１ドメイ
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、第１ドメインの走査ベクトル（ｓｉ
１）または通常のインタフェイス信号（ｄｉ）のいずれ
かを１入力として受信し、かつ第２ドメインの走査ベク
トル（ｓｉ２）を他の入力として受信し、さらに第２ド
メインの走査モード（ＳＭ２）を選択入力として受信す
る。第２ドメインの走査モード（ＳＭ２）がアサートさ
れない場合、マルチプレクサ４６ｂは、通常のインタフ
ェイス信号（ｄｉ）または第１ドメインの走査ベクトル
（ｓｉ１）のいずれかを選択し出力する。第２ドメイン
の走査モード（ＳＭ２）がアサートされる場合、マルチ
プレクサ４６ｂは、第２ドメインの走査ベクトル（ｓｉ
２）を選択しそれを出力する。前述したように、第２ド
メインの出力（ＳＯ２）は第３マルチプレクサ４６ａに
おいて観測できる。
ンの走査イネーブル（Ｓｅ１）がアサートされるかどう
かにしたがって、第１ドメインの走査ベクトル（ｓｉ
１）または通常のインタフェイス信号（ｄｉ）のいずれ
かを１入力として受信し、かつ第２ドメインの走査ベク
トル（ｓｉ２）を他の入力として受信し、さらに第２ド
メインの走査モード（ＳＭ２）を選択入力として受信す
る。第２ドメインの走査モード（ＳＭ２）がアサートさ
れない場合、マルチプレクサ４６ｂは、通常のインタフ
ェイス信号（ｄｉ）または第１ドメインの走査ベクトル
（ｓｉ１）のいずれかを選択し出力する。第２ドメイン
の走査モード（ＳＭ２）がアサートされる場合、マルチ
プレクサ４６ｂは、第２ドメインの走査ベクトル（ｓｉ
２）を選択しそれを出力する。前述したように、第２ド
メインの出力（ＳＯ２）は第３マルチプレクサ４６ａに
おいて観測できる。
【００２９】以下の表は、前述した様々な動作モードに
関する信号値を示している。 動作モード 機能 ドメイン１走査 ドメイン２走査 Ｓｅ１ ０ １または０ ０ ＳＭ１ ０ １ ０ ＳＭ２ ０ ０ １ ＳＩ１ Ｘ １または０ Ｘ ＳＩ２ Ｘ Ｘ １または０ ＳＯ１ Ｘ １または０ Ｘ ｄｉ １または０ １または０ Ｘ ｑo(ＳＯ１) １または０ Ｘ １または０ Ｘ＝任意値 以上のように、実施例に基いて本発明について説明して
きたが、本発明は、これら実施例に限定されないことは
当業者には明白であろう。また、本発明の方法および装
置は、本発明の思想の範囲内で様々に改変できる。
関する信号値を示している。 動作モード 機能 ドメイン１走査 ドメイン２走査 Ｓｅ１ ０ １または０ ０ ＳＭ１ ０ １ ０ ＳＭ２ ０ ０ １ ＳＩ１ Ｘ １または０ Ｘ ＳＩ２ Ｘ Ｘ １または０ ＳＯ１ Ｘ １または０ Ｘ ｄｉ １または０ １または０ Ｘ ｑo(ＳＯ１) １または０ Ｘ １または０ Ｘ＝任意値 以上のように、実施例に基いて本発明について説明して
きたが、本発明は、これら実施例に限定されないことは
当業者には明白であろう。また、本発明の方法および装
置は、本発明の思想の範囲内で様々に改変できる。
【００３０】
【発明の効果】このように、本発明のドメイン間ラッチ
４０ａまたは４０ｂは、ケースＩｂ、ＩＩｂ、ＩＩＩ
ｂ、ＩＶｂの２つのドメインに関し制御可能で観測可能
な境界点を設定することができ、しかも、各境界点に対
し１つのフリップフロップを節約することができる。さ
らに、本発明のドメイン間ラッチ４０ａまたは４０ｂ
は、２つのドメインの介入ラッチに直接的に置換えら
れ、これらケースの２つのドメイン間に制御可能で観測
可能な境界点を設定する方法を比較的簡単に具体化する
ことができる。
４０ａまたは４０ｂは、ケースＩｂ、ＩＩｂ、ＩＩＩ
ｂ、ＩＶｂの２つのドメインに関し制御可能で観測可能
な境界点を設定することができ、しかも、各境界点に対
し１つのフリップフロップを節約することができる。さ
らに、本発明のドメイン間ラッチ４０ａまたは４０ｂ
は、２つのドメインの介入ラッチに直接的に置換えら
れ、これらケースの２つのドメイン間に制御可能で観測
可能な境界点を設定する方法を比較的簡単に具体化する
ことができる。
【図１】 インタフェイス信号が、フリップフロップの
逆方向縁に関し、逐次論理設計の２つのドメイン間で進
行する８つのケースを示している。
逆方向縁に関し、逐次論理設計の２つのドメイン間で進
行する８つのケースを示している。
【図２】 インタフェイス信号が、フリップフロップの
逆方向縁に関し、逐次論理設計の２つのドメイン間で進
行する８つのケースを示している。
逆方向縁に関し、逐次論理設計の２つのドメイン間で進
行する８つのケースを示している。
【図３】 図１、２に示した８つのケースのうちの４つ
に関し、２つのドメイン間に制御可能で観測可能な境界
を確立する従来の方法を示している。
に関し、２つのドメイン間に制御可能で観測可能な境界
を確立する従来の方法を示している。
【図４】 図１、２に示した８つのケースのうちの４つ
に関し、２つのドメイン間に制御可能で観測可能な境界
を確立する従来の方法を示している。
に関し、２つのドメイン間に制御可能で観測可能な境界
を確立する従来の方法を示している。
【図５】 図１、２に示した他の４つのケースに関し、
２つのドメイン間に制御可能で観測可能な境界を確立す
る従来の方法を示している。
２つのドメイン間に制御可能で観測可能な境界を確立す
る従来の方法を示している。
【図６】 図１、２に示した他の４つのケースに関し、
２つのドメイン間に制御可能で観測可能な境界を確立す
る従来の方法を示している。
２つのドメイン間に制御可能で観測可能な境界を確立す
る従来の方法を示している。
【図７】 図５、６に示したケースに関し、２つのドメ
イン間に制御可能で観測可能な境界を確立する本発明の
ドメイン間ラッチの２つの実施例を示している。
イン間に制御可能で観測可能な境界を確立する本発明の
ドメイン間ラッチの２つの実施例を示している。
【図８】 図５、６に示したケースに関し、２つのドメ
イン間に制御可能で観測可能な境界を確立する本発明の
ドメイン間ラッチの２つの実施例を示している。
イン間に制御可能で観測可能な境界を確立する本発明の
ドメイン間ラッチの２つの実施例を示している。
４０ａ ドメイン間ラッチ ４０ｂ ドメイン間ラッチ ４２ａ 第１マルチプレクサ ４２ｂ 第１マルチプレクサ ４４ａ 第２マルチプレクサ ４４ｂ 第２マルチプレクサ ４６ａ 第３マルチプレクサ ４６ｂ 第３マルチプレクサ ５２ａ 第１ラッチ ５２ｂ 第１ラッチ ５４ａ 第２ラッチ ５４ｂ 第２ラッチ ５６ａ 第３ラッチ ５６ｂ 第３ラッチ ｄｉ 通常のインタフェイス信号 ｓｉ１ 第１ドメインの走査ベクトル ｓｉ２ 第２ドメインの走査ベクトル ＳＭ１ 第１ドメインの走査モード ＳＭ２ 第２ドメインの走査モード Ｓｅ１ 第１ドメインの走査イネーブル Ｓｅ２ 第２ドメインの走査イネーブル ＳＯ１ 第１ドメインの出力 ＳＯ２ 第２ドメインの出力
フロントページの続き (73)特許権者 591064003 901 ＳＡＮ ＡＮＴＯＮＩＯ ＲＯＡ Ｄ ＰＡＬＯ ＡＬＴＯ，ＣＡ 94303, Ｕ．Ｓ．Ａ. (72)発明者 ラジヴ・エヌ・パテル アメリカ合衆国 95148 カリフォルニ ア州・サン ホゼ・ホワイトサンド ド ライブ・3116 (56)参考文献 特開 平５−20395（ＪＰ，Ａ) 特開 平４−72583（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50 G01R 31/28
Claims (2)
- 【請求項１】 それぞれフリップフロップのための逆方
向縁クロックを有する第１および第２ドメインから成る
逐次論理設計に関し、上記第１および第２ドメイン間に
制御可能で観測可能な境界点を設定するドメイン間ラッ
チにおいて、 a)通常のインタフェイス信号と第１走査ベクトルと第１
走査イネーブル標識を入力として受信し、かつ上記第１
走査イネーブル標識がアサートされない場合、上記通常
のインタフェイス信号を出力し、そうでない場合、上記
第１ドメインの走査ベクトルである上記第１走査ベクト
ルを出力する第１マルチプレクサと、 b)上記第１マルチプレクサに接続し、上記通常のインタ
フェイス信号と上記第１走査ベクトルの選択された１つ
と、第１クロック・パルスとを入力として受信し、かつ
上記通常のインタフェイス信号と上記第１走査ベクトル
の上記受信され選択された１つを条件付きで出力する第
１ラッチと、 c)上記第１ラッチに接続し、上記通常のインタフェイス
信号と上記第１走査ベクトルの上記選択された１つと、
第２走査ベクトルと、第１走査モードとを入力として受
信し、かつ上記第１走査モードがアサートされる場合、
上記通常のインタフェイス信号と上記第１走査ベクトル
の上記選択された１つを出力し、そうでない場合、上記
第２ドメインの走査ベクトルである上記第２ベクトルを
出力する第２マルチプレクサと、 d)上記第２マルチプレクサに接続し、上記通常のインタ
フェイス信号と上記第１走査ベクトルと上記第２走査ベ
クトルの選択された１つと、第２クロック・パルスとを
入力として受信し、かつ上記通常のインタフェイス信号
と上記第１走査ベクトルと上記第２走査ベクトルの上記
受信され選択された１つを条件付きで出力する第２ラッ
チと、 e)上記第２ラッチに接続し、上記通常のインタフェイス
信号と上記第１走査ベクトルと上記第２走査ベクトルの
選択された１つと、第３クロック・パルスとを入力とし
て受信し、かつ上記通常のインタフェイス信号と上記第
１走査ベクトルと上記第２走査ベクトルの上記受信され
選択された１つを条件付きで出力する第３ラッチと、 f)上記第１および第３ラッチに接続し、上記通常のイン
タフェイス信号と上記第１走査ベクトルの選択された１
つと、上記第１および第２走査ベクトルの選択された１
つと、走査モードとを入力として受信し、かつ上記第２
走査モードがアサートされる場合、上記第２ベクトル
を、そうでない場合、上記通常のインタフェイス信号と
上記第１走査ベクトルの上記選択された１つを条件付き
で出力する第３マルチプレクサと、 から成ることを特徴とするドメイン間ラッチ。 - 【請求項２】 それぞれフリップフロップのための逆方
向縁クロックを有する第１および第２ドメインから成る
逐次論理設計に関し、上記第１および第２ドメイン間に
制御可能で観測可能な境界点を設定する方法において、 a)通常のインタフェイス信号と第１走査ベクトルと第１
走査イネーブル標識を入力として受信し、かつ上記第１
走査イネーブル標識がアサートされない場合、上記通常
のインタフェイス信号を出力し、そうでない場合、上記
第１ドメインの走査ベクトルである上記第１走査ベクト
ルを出力する過程と、 b)上記通常のインタフェイス信号と上記第１走査ベクト
ルの選択された１つと、第１クロック・パルスとを入力
として受信し、かつ上記通常のインタフェイス信号と上
記第１走査ベクトルの上記受信され選択された１つを条
件付きで出力する過程と、 c)上記通常のインタフェイス信号と上記第１走査ベクト
ルの選択された１つと、第２走査ベクトルと、第１走査
モードとを入力として受信し、かつ上記第１走査モード
がアサートされる場合、上記通常のインタフェイス信号
と上記第１走査ベクトルの上記選択された１つを出力
し、そうでない場合、上記第２ベクトルを出力する過程
と、 d)上記通常のインタフェイス信号と上記第１走査ベクト
ルと上記第２走査ベクトルの選択された１つと、第２ク
ロック・パルスとを入力として受信し、かつ上記通常の
インタフェイス信号と上記第１走査ベクトルと上記第２
走査ベクトルの上記受信され選択された１つを条件付き
で出力する過程と、 e)上記通常のインタフェイス信号と上記第１走査ベクト
ルと上記第２走査ベクトルの選択された１つと、第３ク
ロック・パルスとを入力として受信し、かつ上記通常の
インタフェイス信号と上記第１走査ベクトルと上記第２
走査ベクトルの上記受信され選択された１つを条件付き
で出力する過程と、 f)上記通常のインタフェイス信号と上記第１走査ベクト
ルの選択された１つと、上記第１および第２走査ベクト
ルの選択された１つと、走査モードとを入力として受信
し、かつ上記第２走査モードがアサートされる場合、上
記第２ベクトルを、そうでない場合、上記通常のインタ
フェイス信号と上記第１走査ベクトルの上記選択された
１つを条件付きで出力する過程と、 から成ることを特徴とする、第１および第２ドメイン間
に制御可能で観測可能な境界点を設定する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US890,690 | 1992-05-29 | ||
| US07/890,690 US5390190A (en) | 1992-05-29 | 1992-05-29 | Inter-domain latch for scan based design |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0635992A JPH0635992A (ja) | 1994-02-10 |
| JP3198448B2 true JP3198448B2 (ja) | 2001-08-13 |
Family
ID=25397007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14839893A Expired - Fee Related JP3198448B2 (ja) | 1992-05-29 | 1993-05-28 | ドメイン間ラッチおよびドメイン間に制御可能で観測可能な境界点を設定する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5390190A (ja) |
| JP (1) | JP3198448B2 (ja) |
| KR (1) | KR100292233B1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4318422A1 (de) * | 1993-06-03 | 1994-12-08 | Philips Patentverwaltung | Integrierte Schaltung mit Registerstufen |
| US5488318A (en) * | 1994-10-04 | 1996-01-30 | Texas Instruments | Multifunction register |
| US5774003A (en) * | 1996-10-09 | 1998-06-30 | National Semiconductor Corporation | Flip-flop cell having clock skew protection |
| US5774475A (en) * | 1996-12-05 | 1998-06-30 | National Semiconductor Corporation | Testing scheme that re-uses original stimulus for testing circuitry embedded within a larger circuit |
| JPH11166961A (ja) * | 1997-12-05 | 1999-06-22 | Hitachi Ltd | バウンダリイスキャン回路 |
| EP0965850A1 (en) * | 1998-06-17 | 1999-12-22 | Lucent Technologies Inc. | Scan test method for multiple clocks integrated circuit |
| GB9907254D0 (en) | 1999-03-29 | 1999-05-26 | Sgs Thomson Microelectronics | Synchronous data adaptor |
| US6393592B1 (en) * | 1999-05-21 | 2002-05-21 | Adaptec, Inc. | Scan flop circuitry and methods for making the same |
| GB9925593D0 (en) * | 1999-10-28 | 1999-12-29 | Sgs Thomson Microelectronics | Clock generator circuit |
| US6598191B1 (en) * | 1999-11-23 | 2003-07-22 | Hewlett-Packard Development Companay, L.P. | Verification of asynchronous boundary behavior |
| EP1205759A1 (en) * | 2000-11-13 | 2002-05-15 | Lucent Technologies Inc. | Method for achieving scan testability of an integrated circuit including multiple clock domain |
| US7640151B2 (en) * | 2004-03-30 | 2009-12-29 | Broadcom Corporation | Asynchronous clock domain crossing jitter randomiser |
| US20080126898A1 (en) * | 2006-11-27 | 2008-05-29 | Kamlesh Pandey | System and method for generating on-chip individual clock domain based scan enable signal used for launch of last shift type of at-speed scan testing |
| JP4626656B2 (ja) * | 2008-01-28 | 2011-02-09 | 日本電気株式会社 | パルスラッチ回路 |
| US8812921B2 (en) | 2011-10-25 | 2014-08-19 | Lsi Corporation | Dynamic clock domain bypass for scan chains |
| US8645778B2 (en) | 2011-12-31 | 2014-02-04 | Lsi Corporation | Scan test circuitry with delay defect bypass functionality |
| US8788896B2 (en) | 2012-01-11 | 2014-07-22 | Lsi Corporation | Scan chain lockup latch with data input control responsive to scan enable signal |
| US8726108B2 (en) | 2012-01-12 | 2014-05-13 | Lsi Corporation | Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain |
| EP2747289B1 (en) * | 2012-12-21 | 2015-07-15 | Huawei Technologies Co., Ltd. | Synchronizer circuit and method for synchronizing components using different clock signals |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2945103B2 (ja) * | 1990-05-15 | 1999-09-06 | 株式会社リコー | テスト用スキャン回路装置 |
| GB9111179D0 (en) * | 1991-05-23 | 1991-07-17 | Motorola Gmbh | An implementation of the ieee 1149.1 boundary-scan architecture |
-
1992
- 1992-05-29 US US07/890,690 patent/US5390190A/en not_active Expired - Lifetime
-
1993
- 1993-05-21 KR KR1019930008757A patent/KR100292233B1/ko not_active IP Right Cessation
- 1993-05-28 JP JP14839893A patent/JP3198448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292233B1 (ko) | 2001-06-01 |
| US5390190A (en) | 1995-02-14 |
| JPH0635992A (ja) | 1994-02-10 |
| KR930024282A (ko) | 1993-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198448B2 (ja) | ドメイン間ラッチおよびドメイン間に制御可能で観測可能な境界点を設定する方法 | |
| EP1360513B1 (en) | Multiple-capture dft system for detecting or locating crossing clock-domain faults during self-test or scan test | |
| US6966021B2 (en) | Method and apparatus for at-speed testing of digital circuits | |
| US5592493A (en) | Serial scan chain architecture for a data processing system and method of operation | |
| US7543207B2 (en) | Full scan solution for latched-based design | |
| US8347157B2 (en) | Multiplexer control circuitry for TAP selection circuitry | |
| US6145105A (en) | Method and apparatus for scan testing digital circuits | |
| US20050005217A1 (en) | Test standard interfaces and architectures | |
| US5530706A (en) | Non-destructive sampling of internal states while operating at normal frequency | |
| US5838693A (en) | Partial scan logic | |
| JPH0627776B2 (ja) | 半導体集積回路装置 | |
| KR100582807B1 (ko) | 아날로그 회로 및 디지털 회로를 구비하는 검사 가능한 집적 회로 | |
| Wang et al. | At-speed logic BIST architecture for multi-clock designs | |
| EP1826579A1 (en) | Multiple-capture DFT system for detecting or locating crossing clock-domain faults during self-test or scan test | |
| Chickermane et al. | Integrating logic BIST in VLSI designs with embedded memories | |
| JPH0627775B2 (ja) | 半導体集積回路装置 | |
| JPH0627779B2 (ja) | 半導体集積回路装置 | |
| Svedek et al. | ASIC test sequence minimisation by built-in testability in logic surrounding embedded binary asynchronous counters | |
| Scholar et al. | Reduction Of Power Consumption And Area Occupation By Using Deterministic Test Pattern Technique | |
| Beenker et al. | Exploiting Parallelism in Leaf-Macro Access | |
| JPH0627777B2 (ja) | 半導体集積回路装置 | |
| JPH0627778B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |