KR100292233B1 - 스캔기반 설계를 위한 인터-도메인 래치 - Google Patents

스캔기반 설계를 위한 인터-도메인 래치 Download PDF

Info

Publication number
KR100292233B1
KR100292233B1 KR1019930008757A KR930008757A KR100292233B1 KR 100292233 B1 KR100292233 B1 KR 100292233B1 KR 1019930008757 A KR1019930008757 A KR 1019930008757A KR 930008757 A KR930008757 A KR 930008757A KR 100292233 B1 KR100292233 B1 KR 100292233B1
Authority
KR
South Korea
Prior art keywords
scan
scan vector
interface signal
vector
normal interface
Prior art date
Application number
KR1019930008757A
Other languages
English (en)
Other versions
KR930024282A (ko
Inventor
난다 수닐
엔. 파텔 라지브
Original Assignee
리패치
선 마이크로시스템즈 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리패치, 선 마이크로시스템즈 인코퍼레이티드 filed Critical 리패치
Publication of KR930024282A publication Critical patent/KR930024282A/ko
Application granted granted Critical
Publication of KR100292233B1 publication Critical patent/KR100292233B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

플립-플롭에 대하여 서로 반대되는 클록에지를 가지는 2도메인을 구비한 순차로직설계에서, 인터-도메인 래치가 제공되어 2도메인 사이에 제어 및 관측가능한 경계점을 정한다. 인터-도메인 래치는 3멀티플렉서와 3래치를 구성된다. 제1 멀티플렉서, 제1 래치, 제2 멀티플렉서, 제2 래치, 제3 래치 및 제3 멀티플렉서는 직렬로 연결된다. 추가로, 제1 래치의 출력은 제3 멀티플렉서로 바이-패스된다. 래치는 클록펄스가 저일때 또는 클록펄스가 고일때 개방된다. 제1 및 제3 래치는 동일한 클록펄스에 의해 구동되고, 제2 래치는 반전된 클록펄스에 의해 구동된다. 제1 및 제2 도메인을 위한 스캔벡터는 각각 제1 및 제2 멀티플렉서를 통하여 스캔된다. 제1 및 제2 도메인의 출력은 각각 제2 래치 및 제3 멀티플렉서에서 관측된다.

Description

스캔기반 설계를 위한 인터-도메인 래치
제1(a)-1(b)도는 플립플롭들에 대하여 클록의 에지가 서로 반대되는 순차로직 설계의 2개의 도메인(domain) 사이에서 인터페이스 신호가 진행하는 8가지 경우를 도시한다.
제2(a)-2(b)도는 제1(a)-1(b)도에 도시된 8가지 경우중 4가지 경우에서 2개의 도메인 사이에 제어 및 관측이 가능한 경계점을 정하는 종래의 기술적 접근을 도시한다.
제3(a)-3(b)도는 제1(a)-1(b)도에 도시된 나머지 4가지 경우에서 2개의 도메인 사이에 제어 및 관측이 가능한 경계점을 정하는 종래의 기술적 접근을 도시한다.
제4(a)-4(b)도는 제3(a)-3(b)도에 도시된 경우들에서 2개의 도메인 사이에 제어 및 관측이 가능한 경계점을 정하는 본 발명의 인터-도메인 래치의 2가지 실시예를 도시한다.
본 발명은 로직설계, 테스트성(Testability)을 위한 설계, 및 스캔기반설계(scan based design) 분야에 관련된다. 더 자세히는, 본 발명은 다중 클록에지 디지털 로직을 위한 스캔기반설계를 구현하는데 특별히 응용되는 인터-도메인 래치이다.
요즘, 많은 디지탈 로직 설계는 테스트성을 위한 여러형태의 스캔기반설계를 구체화한다. 스캔기반설계는 완전 직렬 집적스캔, 분리 직렬스캔, 또는 비-직렬 스캔으로 분류될 수 있다. 스캔기반설계는 시프트 레지스터의 채택여부, 및 사용시, 그 구성, 및 정상 테이타 경로의 부분인지 여부에 따라 여러형태로 나뉜다.
그러나, 다양한 형태의 스캔기반설계는 모두 로직설계의 제어성 및 관측성을 증가시킬 목적으로 사용된다. 제어성은 로직의 입력상에 값을 설정함으로써 로직설계의 각 노드에서 특정신호를 정하는 능력이다. 관측성은 로직의 입력을 제어하고 출력을 관측함으로써 로직설계의 임의의 노드에서 신호 값을 결정하는 능력이다.
강화된 제어성 및/또는 관측성의 결과로서, 로직설계의 장애적용 범위(fault-coverage)가 향상될 수 있다. 장애적용 범위는 가정된 장애세계내의 장애의 총갯수와 검출가능한 장애의 갯수 사이의 비이다. 그러므로 제어성과 관측성은 테스트성의 중요한 척도이다. 목표는 가능하다면 100% 제어성과 100% 관측성을 달성하는 것이다.
스캔기반설계 원리를 순차 로직설계에 적용시킬때, 모든 저장요소(플립-플롭)는 스캔가능해지고 공통 클록이 인가된다. 그 결과로서, 전체 순차논리설계는 조합논리설계내로 변환되어, 검사 패턴이 순차논리설계를 위해 용이하게 발생되게 한다.
정보를 좀더 얻기 위해서는 E.G. 맥클러스키가 쓴 로직설계원리(프렌티스홀, 1986)를 참조하라.
그러나, 좀더 복잡한 로직설계를 위하여는, 때때로, 2 클록(하나가 다른 하나의 보수인)으로 클록된 플립-플롭을 사용하는 것이 필요하게 된다. 바꾸어 말하면, 로직설계는 하강에지 뿐만아니라 상승에지 플립-플롭을 포함한다. 이러한 좀더 복잡한 로직설계를 위한 스캔기반설계를 구현하기 위하여, 전형적으로 로직설계는 다수의 도메인(파티션으로 또한 알려진)으로 분할되고, 각 도메인은 상승 또는 하강 클록에지에 의해 영향을 받고, 추가적인 로직이 다양한 도메인을 접속하는 경계상에 위치한다. 그후 각 도메인은 테스트될, 분리독립된 스캔가능한 엔티티(entity)로 다루어진다.
해결되어야 할 남은 문제는 오직 2개의 도메인 사이에서 신호 인터페이스를 다루는 방법뿐이다. 플립플롭에 대하여 서로 반대되는 에지클록을 가진 하나의 도메인으로부터 다른 도메인으로 들어가는 신호는 발신 도메인에서는 관측이 불가능한 신호이고 수신도메인에서는 제어가 불가능한 신호이다. 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 2개의 도메인 사이의 인터페이스 신호는 제1(a)-1(b)도에서 분류된다.
제1(a)도는 신호가 상승에지 도메인에서 하강에지 도메인으로 진행하는 4가지 경우를 도시하고, 제1(b)도는 하강에지 도메인에서 상승에지 도메인으로 신호가 진행하는 4가지 경우를 도시한다. 4가지 경우의 각 그룹에서, 2가지 경우(제1(a)도의 Ia와 Ib, 또는 제1(b)도의 IIIa와 IIIb)는 개입로직을 포함하지 않고, 2가지 경우(제1(a)도의 IIa와 IIb, 또는 제1(b)도의 IVa와 IVb)는 개입로직을 포함한다. 2가지 경우의 각 그룹에서 제1 경우(제1(a)도의 Ia 또는 IIa, 또는 제1(b)도의 IIIa 또는 IVa )는 개입래치를 포함하지 않고, 제2 경우(제1(a)도의 Ib 또는 IIb, 또는 제1(b)도의 IIIb 또는 IVb)는 개입래치를 포함한다.
제2(a)-2(b)도는 제어 및 관측이 가능한 점이 8가지 경우중 4가지 경우에서 2개의 도메인의 경계에 어떻게 정해질 수 있는지를 도시한다. 제2(a)도는 경우(제1(a)도의 Ia와 IIa)를 도시하고, 제2(b)도는 경우(제1(b)도의 IIIa와 IVa)를 도시한다. 각 경우에서, 상승에지 및 하강에지 플립-플롭(12a와 14a, 12c와 14c, 12e와 14e, 또는 12g와 14g)을 형성하는 4개의 래치는 공통클록의 3위상으로 동작하고, “여분”의 래치가 존재한다. 따라서 2개의 도메인의 경계에서의 제어 및 관측가능한 점은 제1 도메인(D1;10)에서는 경우(Ia와 IIa)에서 상승에지 플립-플롭(26a 또는 26b)을 추가하고, 경우(IIIa와 IVa )에서 하강에지 플립-플롭(30a 또는 30b)를 추가하고, 제2 도메인(D2;20)에서는 각각의 4가지 경우에서 멀티플렉서(28a-28d)를 추가함으로써 쉽게 정해질 수 있다. 각각의 경우에서, 추가된 멀티플렉서(28a-28d)는 제어가능한 입력에 연결된다. 그 결과로서 제1 도메인(D1;10)의 출력신호는 추가된 상승에지 또는 하강에지 플립-플롭(26a, 26b, 30a, 30b)을 통하여 관측가능하고, 제2 도메인(D2;20)으로의 입력신호는 추가된 멀티플렉서(28a, 28b, 28c 또는 28d)를 통하여 제어 가능하다.
제3(a)-3(b)도는 제어 및 관측이 가능한 점이 나머지 4경우에서 2도메인의 경계에 어떻게 정해질 수 있는지를 도시한다.
제3(a)도는 경우(제1(a)도의 Ib와 IIb)를 도시하고 제(3)b도는 경우(제1(b)도의 IIIb와 IVb)를 도시한다. 각 경우에서, 상승에지와 하강에지 플립-플롭(12b와 14b, 12d와 14d, 12f와 14f, 또는 12h와 14h)를 형성하는 4개의 래치는 완전하게 이용되고, “여분”의 래치는 존재하지 않는다. 그러므로, 2개의 도메인의 경계에서의 제어 및 관측 가능한 점은 앞에서와 같이 쉽게 정해질 수는 없다.
그러나, 제1 도메인(D1;10)에서는, 경우(1b와 11b)에서 상승에지 플립-플롭(26c 또는 26)를 추가하고 경우(IIIb와 IVb)에서 하강에지 플립-플롭(30e 또는 30f)를 추가하고, 제2 도메인(D2;20)에서는, 경우(Ib와 IIb)에서 멀티플렉서(28e 또는 28f)와 하강에지 플립-플롭(30c 또는 30d)를 추가하고 경우(IIIb와 IVb)에서 멀티플렉서(28g 또는 28h)와 상승에지 플립플롭(26e 또는 26f)를 추가함으로써 정해질 수 있다.
각각의 경우에서, 추가된 멀티플렉서(28e-28h)는 추가된 하강에지 또는 상승에지 플립-플롭(30c, 30d, 26e 또는 26f)를 통하여 제어가능한 입력에 연결된다. 그 결과로서, 제1 도메인(D1;10)의 출력신호는 추가된 상승에지 또는 하강에지 플립-플롭(26c, 26d, 30e 또는 30f)를 통하여 관측가능하고, 제2 도메인(D2;20)으로의 입력신호는 추가된 멀티플렉서(28e, 28f, 28g 또는 28h), 및 그에 대응되는 하강에지 또는 상승에지 플립-플롭(30c, 3od, 26e 또는 26f)를 통하여 제어가능하다.
그러므로, 경우(제1(a)도의 Ib와 IIb), 및 경우(제1(b)도의 IIIb와 IVb)에 대하여, 단지 1개의 기능래치만이 존재하는 경우 2개의 도메인 사이에서 제어 및 관측 가능한 경계점을 정하기 위하여 하나의 상승에지 플립-플롭, 하나의 하강에지 플립-플롭 및 하나의 멀티플렉서가 추가적으로 요구된다. 하나의 래치, 2개의 추가적인 플립-플롭 및 하나의 멀티플렉서로 교체된, 경우(제1(a)도의 Ib와 IIb) 및 경우(제1(b)도의 IIIb와 IVb)에 도시된 설계에서 모든 기능 래치들을 구비하기 위해서는 필요한 하드웨어가 많이 늘어나야 한다.
그러므로, 필요한 하드웨어 갯수가 감소된 2개의 도메인 사이의 제어 및 관측가능한 경계점을 정하는 방법 및 장치를 제공하는 것이 바람직하다. 이후에 기술되듯이, 이 목적과 소망결과는, 비교적 적은 하드웨어 수를 가지고, 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 2개의 도메인 사이에서 제어 및 관측이 가능한 경계점을 정하는데 사용될 수 있는 인터도메인 래치를 제공하는 본 발명의 목적 및 소망결과들 중에 있다.
스캔기반설계를 위한 인터-도메인 래치가 개시된다.
본 발명의 인터-도메인 래치는 상승에지 및 하강에지 플립-플롭을 가지고 순차로직설계를 위한 스캔기반설계를 구현하는데 특별히 응용된다. 인터-도메인 래치는 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 순차로직설계의 2개로 분할된 도메인 사이에서 개입래치를 대신하고, 2개의 도메인 사이의 제어 및 관측가능한 경계점을 정하는데 사용될 수 있다.
인터도메인 래치는 3개의 래치와 3개의 멀티플렉서로 구성된다. 제1 멀티플렉서, 제1 래치, 제2 멀티플렉서, 제2 래치, 제3 래치 및 제3 멀티플렉서는 서로 직렬로 연결된다. 추가로, 제1 래치의 출력은 제3 멀티플렉서로 바이패스(by-Pass)된다. 제1 및 제2 도메인을 위한 스캔벡터는 제1 및 제2 멀티플렉서를 통하여 각각 스캔된다. 제1 및 제2 도메인의 출력은 제2 래치 및 제3 멀티플렉서에서 각각 관측된다.
인터페이스 신호가 상승에지 도메인에서 하강에지 도메인으로 진행하는 경우에서, 제1 및 제3 래치는 클록신호가 저일때 개방되고, 제2 래치는 클록신호가 고일때 개방된다. 인터페이스 신호가 하강에지 도메인에서 상승에지 도메인으로 진행하는 경우에서, 제1 및 제3 래치는 클록신호가 고일때 개방되고 제2 래치는 클록신호가 저일때 개방된다.
본 발명의 인터-도메인 래치는 경계점당 하나의 플립-플롭씩을 절감한다. 인터-도메인 래치는 용이한 구현을 가능케하는 2개의 도메인 사이에서 개입 래치를 직접 교체하는 것과 같이 채택될 수 있다.
설명을 위하여, 특정숫자, 요소 및 구성이 본 발명의 철저한 이해를 제공하기 위하여 개시된다. 그러나, 당업자에게는 이러한 특정 세부사항이 없이도 본 발명이 실행될 수 있다는 것은 명백할 것이다. 다른 경우에는, 종래의 시스템이 본 발명을 필요없이 모호하게 하지 않기 위하여 다이어그램 또는 블록다이어그램 형태로 도시된다.
이제 제4(a)-4(b)도를 참조하면, 제3(a)-3(b)도에 도시된 4가지 경우에 대한 본 발명의 인터도메인 래치의 2가지 실시예가 도시된다. 제4(a)도는 제3(a)도에 도시된 경우(Ib와 IIb)에 대한 실시예를 도시하고, 제4(b)도는 제3(b)도에 도시된 경우(IIIb와 IVb)에 대한 실시예를 도시한다. 각 경우에서, 인터도메인 래치(40a 또는 40b)는 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 2개의 도메인 사이에서 개입 래치를 대신한다.
본 발명의 인터도메인 래치(40a 또는 40b)는 3개의 멀티플렉서(42a-46a 또는 42b-46b), 및 3개의 래치(52a-56a 또는 52b-56b)로 구성된다. 제1 멀티플렉서(42a 또는 42b), 제1 래치(52a 또는 52b), 제2 멀티플렉서(44a 또는 44b), 제2 래치(54a 또는 54b), 제3 래치(56a 또는 56b) 및 제3 멀티플렉서(46a 또는 46b)는 서로 직렬로 연결된다. 추가로, 제1 래치(52a 또는 52b)의 출력은 제3 멀티플렉서(46a 또는 46b)로 바이패스 된다.
제1 및 제2 도메인에 대한 스캔벡터(Si1 및 Si2)는 제1 멀티플렉서(42a 또는 42b), 및 제2 멀티플렉서(44a 또는 44b)를 통하여 각각 스캔된다. 제1 및 제2 도메인의 출력(So1과 So2)은 제2 래치(54a 또는 54b), 및 제3 멀티플렉서(46a 또는 46b)에서 각각 관측된다.
경우(Ib와 IIb)에 대하여, 제1 멀티플렉서(42a)는 입력으로서, 정상 인터페이스신호(di), 스캔벡터(Si1), 및 제1 도메인을 위한 스캔 인에이블(enab1e)(Se1)을 수신한다.
제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되지 않으면, 정상 인터페이스신호(di)가 선택되고 출력된다. 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되면, 제1 도메인을 위한 스캔벡터(si1)가 그대신에 선택되고 출력된다.
제1 래치(52a)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 수신한다. 제1 래치(52a)는 클록펄스가 저일때 개방되어 수신된 신호를 출력한다. 제1 래치(52a)는 반전된 클록펄스에 의해 구동된다.
제2 멀티플렉서(44a)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 하나의 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 수신하고, 또 다른 입력으로서 제2 도메인을 위한 스캔벡터(Si2)를 수신하고, 선택입력으로서 제1 도메인을 위한 스캔모드(SM1)와 스캔 인에이블(Se1)을 수신한다.
제1 도메인을 위한 스캔모드(SMI)가 어서트되고 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되지 않으면, 정상 인터페이스신호(di)가 선택되고 출력된다. 제1 도메인을 위한 스캔모드(SM1)가 어서트되면, 제1 도메인을 위한 스캔벡터(Si1)가 선택되고 출력된다. 제1 도메인을 위한 스캔모드(SM1)가 어서트되지 않으면, 제2 도메인을 위한 스캔벡터(Si2)가 선택되고 출력된다.
제2 래치(54a)는 제1 도메인을 위한 스캔모드(SM1)와 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서 제1 도메인을 위한 스캔벡터(Si1), 정상 인터페이스신호(di) 또는 제2 도메인을 위한 스캔벡터(Si2)를 수신한다. 제2 래치(54a)는 클록펄스가 고일때 개방되고 입력을 출력한다. 제2 래치는 정규클록펄스에 의해 구동된다. 상기에 기술된 바와같이, 스캔모드(SM1)가 제1 도메인을 대하여 어서트되면, 제1 도메인의 출력(So1)은 제2 래치(54a)에서 관측될 수 있다.
제3 래치(56a)는 제1 도메인을 위한 스캔모드(SM1)와 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서 제1 도메인을 위한 스캔벡터(Si1), 정상 인터페이스신호(di), 또는 제2 도메인을 위한 스캔벡터(Si2)를 수신한다. 제3 래치(56a)는 클록펄스가 저일때 개방되고 입력을 출력한다. 제3 래치(56a)는 반전된 클록펄스에 의해 구동된다.
제3 멀티플렉서(46a)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 하나의 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 수신하고, 또 다른 입력으로서 제2 도메인을 위한 스캔벡터(Si2)를 수신하고, 선택입력으로서 제2 도메인을 위한 스캔모드(SM2)를 수신한다. 제2 도메인을 위한 스캔모드(SM2)가 어서트되지 않으면, 멀티플렉서(46a)는 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 선택하여, 그것을 출력한다. 제2 도메인을 위한 스캔모드(SM2)가 어서트되면, 멀티플렉서(46a)는 제2 도메인을 위한 스캔벡터(Si2)를 선택하여, 그것을 출력한다. 상기에 기술된 바와같이, 제2 도메인의 출력(So2)은 제3 멀티플렉서(46a)에서 관측될 수 있다.
유사하게, 경우(IIIb와 IVb)에서 제1 멀티플렉서(42b)는 입력으로서 정상 인터페이스신호(di), 제1 도메인을 위한 스캔벡터(Si1)와 스캔 인에이블(Se1)을 수신한다. 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되지 않으면, 정상 인터페이스신호(di)가 선택되고 출력된다. 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되면, 제1 도메인을 위한 스캔벡터(Si1)가 그 대신 선택되고 출력된다
제1 래치(52b)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 수신한다. 제1 래치(52b)는 클록신호가 고일때 개방되어 수신된 신호를 출력한다. 제1 래치(52b)는 정규클록펄스에 의해 구동된다.
제2 멀티플렉서(44b)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 하나의 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 수신하고, 또 다른 입력으로서 제2 도메인을 위한 스캔벡터(Si2)를 수신하고, 선택입력으로서 제1 도메인을 위한 스캔모드(SM1)를 수신한다. 제1 도메인을 위한 스캔모드(SM1)와 스캔 인에이블(Se1)이 어서트되면, 제1 도메인을 위한 스캔벡터(Si1)가 선택되고 출력된다. 제1 도메인을 위한 스캔모드(SM1)가 어서트되고 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되지 않으면, 정상 인터페이스신호(di)가 선택되고 출력된다. 제1 도메인을 위한 스캔모드(SM1)가 어서트되지 않으면, 제2 도메인을 위한 스캔벡터(Si2)가 선택되고 출력된다.
제2 래치(54b)는 제1 도메인을 위한 스캔모드(SM1)와 스캔인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서 제1 도메인을 위한 스캔벡터(Si1), 정상 인터페이스신호(di), 또는 제2 도메인을 위한 스캔벡터(Se2)를 수신한다. 제2 래치(54b)는 클록신호가 저일때 개방되고 입력을 출력한다. 제2래치는 반전된 클록펄스에 의해 구동된다. 상기에 기술된 바와같이, 스캔모드(SM1)가 제1 도메인을 위하여 어서트되면, 제1 도메인의 출력(So1) 이 제2 래치에서 관측될 수 있다.
제3 래치(56b)는 제1 도메인을 위한 스캔모드(SM1)와 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 입력으로서, 제1 도메인을 위한 스캔벡터(Si1), 정상 인터페이스신호(di), 또는 제2 도메인을 위한 스캔벡터(Si2)를 수신한다. 제3 래치(56b)는 클록펄스가 고일때 개방되고 입력을 출력한다. 제3 래치(56b)는 정규클록펄스에 의해 구동된다.
제3 멀티플렉서(46b)는 제1 도메인을 위한 스캔 인에이블(Se1)이 어서트되는지 여부에 따라, 하나의 입력으로서 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Se1)를 수신하고, 다른 입력으로서 제2 도메인을 위한 스캔벡터(Si2)를 수신하고, 선택입력으로서 제2 도메인을 위한 스캔모드(SM2)를 수신한다. 제2 도메인을 위한 스캔모드(SM2)가 어서트되지 않으면, 멀티플렉서(46b)는 정상 인터페이스신호(di) 또는 제1 도메인을 위한 스캔벡터(Si1)를 선택하여 출력한다. 제2 도메인을 위한 스캔모드(SM2)가 어서트되면, 멀티플렉서(46b)는 제2 도메인을 위한 스캔벡터(Si2)를 선택하여 출력한다.
상기에 기술된 바와같이, 제2 도메인의 출력(So2)은 제3 멀티플렉서(46a)에서 관측될 수 있다.
상기에 기술된 다양한 동작모드에 대한 신호값은 다음 표로 요약된다.
그러므로, 본 발명의 인터-도메인 래치(40a 또는 40b)는 경우(Ib, IIb, IIIb, 및 IVb)에서 2개의 도메인을 위한 제어 및 관측가능한 경계점을 정한다. 추가로, 본 발명의 인터도메인 래치(40a 또는 40b)는 각 경계점당 하나의 플립-플롭을 절감시킨다.
더욱이, 본 발명의 인터도메인 래치(40a 또는 40b)(2 도메인의 개입래치를 직접 대체한)는 이러한 경우에서 2개의 도메인 사이에 제어 및 관측가능한 경계점을 정하는 방법을 용이하게 구현하게 해준다.
본 발명이 본 바람직한 실시예 및 제2 실시예에 관하여 기술되었지만, 당업자는 본 발명이 기술된 실시예에 제한되지는 않는다는 것을 인식할 것이다. 본 발명의 방법 및 장치는 첨부된 청구범위 및 사상내에서 수정 및 변경되어 실행될 수 있다.
그러므로 상세한 설명은 본 발명을 제한하지 않고 예시적인 것으로 간주되어야 한다.

Claims (6)

  1. 플립-플롭에 대하여 서로 반대되는 에지클록을 가진 제1 및 제2 도메인을 포함하는 순차로직설계에 있어서, 상기 제1 및 제2 도메인 사이에 제어 및 관측가능한 경계점을 정하는 인터-도메인 래치는; a)입력으로서 정상 인터페이스신호, 제1 스캔벡터, 및 제1 스캔 인에이블 지시자를 수신하고, 상기 제1 스캔 인에이블 지시자가 어서트되지 않으면 상기 정상 인터페이스 신호를 출력하고 그렇지 않으면 상기 제1 스캔벡터를 출력하는 제1 멀티플렉서; b)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된 것, 및 제1 클록펄스를 수신하고, 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는, 상기 제1 멀티플렉서에 연결된 제1 래치; c)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 상기 선택된것, 제2 스캔벡터, 및 상기 제1 스캔모드를 수신하고, 상기 제1 스캔모드가 어서트되면 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 상기 선택된 것을 출력하고 그렇지 않으면 상기 제2 스캔벡터를 출력하는, 상기 제1 래치에 연결된 제2 멀티플렉서; d)입력으로서 상기 정상 인터페이스 신호, 상기 제1 스캔벡터 및 상기 제2 스캔벡터중 선택된것, 및 제2 클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1 스캔백터, 및 상기 제2 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는, 상기 제2 멀티플렉서에 연결된 제2래치; e)입력으로서 상기 정상 인터페이스 신호, 상기 제1 스캔벡터 및 상기 제2 스캔벡터중 선택된것, 및 제3 클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1 스캔백터, 및 상기 제2 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는, 상기 제2 래치에 연결된 제3 래치; 및 f)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된것, 상기 제1 및 제2 스캔벡터중 선택된것, 및 스캔모드를 수신하고, 상기 제2 스캔모드가 어서트되면 상기 제2 스캔벡터를 조건부로 출력하고, 그렇지 않으면 상기 정상 인터페이스 신호 및 상기 제1 스캔벡터 중 상기 선택된 것을 조건부로 출력하는, 상기 제1 및 제3 래치에 연결된 제3 멀티플렉서로 구성되며, 상기 제1 스캔벡터는 상기 제1 도메인을 위한 스캔벡터이고 상기 제2스캔벡터는 상기 제2 도메인의 스캔벡터인 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 제1 및 제2 도메인은 각각 상승에지 및 하강에지 도메인이고; 상기 제1, 제2 및 제3 래치는 상기 제1 및 제3 클록펄스가 저로 가고, 제2 클록펄스가 고로 갈때 개방되어 출력하고; 상기 제1 및 제3 플록펄스는 상기 제2 플록펄스의 동일한 반전된 클록펄스인 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 제1 및 제2 도메인은 각각 하강에지 및 상승에지 도메인이고; 상기 제1, 제2 및 제3 래치는 상기 제1 및 제3 플록펄스가 고로가고, 제2 클록펄스가 저로 갈때 개방되어 출력하고; 상기 제1 및 제3 클록펄스는 동일한 클록펄스이고; 상기 제2 플록펄스는 상기 동일한 클록펄스의 반전된 클록펄스인 것을 특징으로 하는 장치.
  4. 플립-플롭에 대하여 서로 마주한 에지클록을 가진 제1 및 제2 도메인을 포함하는 순차로직설계에 있어서, 상기 제1 및 제2 도메인 사이에 제어 및 관측가능한 경계점을 정하는 방법은; a)입력으로서 정상 인터페이스 신호, 제1 스캔벡터, 및 제1 스캔 인에이블 지시자를 수신하고, 상기 제1 스캔 인에이블 지시자가 어서트되지 않으면 상기 정상 인터페이스 신호를 출력하고 그렇지 않으면 상기 제1 도메인을 위한 스캔벡터인 상기 제1 스캔벡터를 출력하는 단계; b)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된것, 및 제1 클록펄스를 수신하고, 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계; c)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 상기 선택된것, 제2 스캔벡터, 및 상기 제1 스캔모드를 수신하고, 상기 제1 스캔모드가 어서트되면 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 상기 선택된 것을 출력하고, 그렇지 않으면 상기 제2 스캔벡터를 출력하는 단계; d)입력으로서 상기 정상 인터페이스 신호, 상기 제1 스캔벡터 및 상기 제2 스캔벡터중 선택된것, 및 제2 클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1 스캔벡터, 및 상기 제2 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계; e)입력으로서 상기 정상 인터페이스 신호, 상기 제1 스캔벡터 및 상기 제2 스캔벡터중 선택된것, 및 제3 클록펄스를 수신하고, 상기 정상 인터페이스 신호, 상기 제1 스캔벡터, 및 상기 제2 스캔벡터중 선택된 상기에 수신된 것을 조건부로 출력하는 단계; 및 f)입력으로서 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 선택된것, 상기 제1 및 제2 스캔벡터중 선택된것, 및 스캔모드를 수신하고, 상기 제2 스캔모드가 어서트되면 상기 제2 스캔벡터를, 그렇지 않으면 상기 정상 인터페이스 신호와 상기 제1 스캔벡터중 상기 선택된 것을 조건부로 출력하는 단계로 구성되어 있는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 제1 및 제2 도메인은 각각 상승에지 및 하강에지 도메인이고; 상기 제1, 제2 및 제3 래치는 상기 제1, 제2 및 제3 클록펄스가 고로가고 제2 클록펄스가 저로갈때 개방되어 출력하고; 상기 제1 및 제3 클록펄스는 상기 제2 클록펄스의 동일한 반전된 클록펄스인 것을 특징으로 하는 방법.
  6. 제4항에 있어서, 상기 제1 및 제2 도메인은 각각 하강에지 및 상승에지 도메인이고: 상기 제1, 제2 및 제3 래치는 상기 제1, 제2 및 제3 클록펄스가 저로가고, 제2 클록펄스가 고로갈때 개방되어 출력되고; 상기 제1 및 제3 클록펄스는 동일한 클록펄스이고; 상기 제2 플록펄스는 상기 동일한 클록펄스의 반전된 클록펄스인 것을 특징으로 하는 방법.
KR1019930008757A 1992-05-29 1993-05-21 스캔기반 설계를 위한 인터-도메인 래치 KR100292233B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US890,690 1992-05-29
US07/890,690 US5390190A (en) 1992-05-29 1992-05-29 Inter-domain latch for scan based design

Publications (2)

Publication Number Publication Date
KR930024282A KR930024282A (ko) 1993-12-22
KR100292233B1 true KR100292233B1 (ko) 2001-06-01

Family

ID=25397007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930008757A KR100292233B1 (ko) 1992-05-29 1993-05-21 스캔기반 설계를 위한 인터-도메인 래치

Country Status (3)

Country Link
US (1) US5390190A (ko)
JP (1) JP3198448B2 (ko)
KR (1) KR100292233B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318422A1 (de) * 1993-06-03 1994-12-08 Philips Patentverwaltung Integrierte Schaltung mit Registerstufen
US5488318A (en) * 1994-10-04 1996-01-30 Texas Instruments Multifunction register
US5774003A (en) * 1996-10-09 1998-06-30 National Semiconductor Corporation Flip-flop cell having clock skew protection
US5774475A (en) * 1996-12-05 1998-06-30 National Semiconductor Corporation Testing scheme that re-uses original stimulus for testing circuitry embedded within a larger circuit
JPH11166961A (ja) * 1997-12-05 1999-06-22 Hitachi Ltd バウンダリイスキャン回路
EP0965850A1 (en) * 1998-06-17 1999-12-22 Lucent Technologies Inc. Scan test method for multiple clocks integrated circuit
GB9907254D0 (en) 1999-03-29 1999-05-26 Sgs Thomson Microelectronics Synchronous data adaptor
US6393592B1 (en) * 1999-05-21 2002-05-21 Adaptec, Inc. Scan flop circuitry and methods for making the same
GB9925593D0 (en) * 1999-10-28 1999-12-29 Sgs Thomson Microelectronics Clock generator circuit
US6598191B1 (en) * 1999-11-23 2003-07-22 Hewlett-Packard Development Companay, L.P. Verification of asynchronous boundary behavior
EP1205759A1 (en) * 2000-11-13 2002-05-15 Lucent Technologies Inc. Method for achieving scan testability of an integrated circuit including multiple clock domain
US7640151B2 (en) * 2004-03-30 2009-12-29 Broadcom Corporation Asynchronous clock domain crossing jitter randomiser
US20080126898A1 (en) * 2006-11-27 2008-05-29 Kamlesh Pandey System and method for generating on-chip individual clock domain based scan enable signal used for launch of last shift type of at-speed scan testing
JP4626656B2 (ja) * 2008-01-28 2011-02-09 日本電気株式会社 パルスラッチ回路
US8812921B2 (en) 2011-10-25 2014-08-19 Lsi Corporation Dynamic clock domain bypass for scan chains
US8645778B2 (en) 2011-12-31 2014-02-04 Lsi Corporation Scan test circuitry with delay defect bypass functionality
US8788896B2 (en) 2012-01-11 2014-07-22 Lsi Corporation Scan chain lockup latch with data input control responsive to scan enable signal
US8726108B2 (en) 2012-01-12 2014-05-13 Lsi Corporation Scan test circuitry configured for bypassing selected segments of a multi-segment scan chain
EP2747289B1 (en) * 2012-12-21 2015-07-15 Huawei Technologies Co., Ltd. Synchronizer circuit and method for synchronizing components using different clock signals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2945103B2 (ja) * 1990-05-15 1999-09-06 株式会社リコー テスト用スキャン回路装置
GB9111179D0 (en) * 1991-05-23 1991-07-17 Motorola Gmbh An implementation of the ieee 1149.1 boundary-scan architecture

Also Published As

Publication number Publication date
JP3198448B2 (ja) 2001-08-13
KR930024282A (ko) 1993-12-22
US5390190A (en) 1995-02-14
JPH0635992A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
KR100292233B1 (ko) 스캔기반 설계를 위한 인터-도메인 래치
US5463338A (en) Dual latch clocked LSSD and method
US8347157B2 (en) Multiplexer control circuitry for TAP selection circuitry
US5689517A (en) Apparatus for scannable D-flip-flop which scans test data independent of the system clock
Molnar et al. Two FIFO ring performance experiments
US5406216A (en) Technique and method for asynchronous scan design
US6629276B1 (en) Method and apparatus for a scannable hybrid flip flop
US5838693A (en) Partial scan logic
Diehl et al. The analysis of complex nuclear magnetic resonance spectra: II. Some further systems with one strong coupling constant
US6389567B2 (en) Testable IC having analog and digital circuits
Ke et al. Path-delay-fault testable nonscan sequential circuits
Lawrence Improving Power, Performance and Area with Test: A Case Study
WO2024073194A1 (en) Design for testability for fault detection in clock gate control circuits
Eschermann et al. Emulation of scan paths in sequential circuit synthesis
Beenker et al. Exploiting Parallelism in Leaf-Macro Access
Svedek et al. ASIC test sequence minimisation by built-in testability in logic surrounding embedded binary asynchronous counters
Schijndler Graz University of Technology, Klosterwiesg. 32/I, A-8010 Graz, Austria. email: vschindlGiaik. tu-graz. ac. at
Tsukisaka et al. A testable design for asynchronous fine-grain pipeline circuits
Scholar et al. Reduction Of Power Consumption And Area Occupation By Using Deterministic Test Pattern Technique
Scholar Fault Detection By Using Random And Deterministic Test Pattern Techniques In A Mixed-Mode BIST Environment
Schindler Prototype testing of high-speed CMOS digital circuits
JPS6338178A (ja) 半導体集積回路装置
WO2000072444A9 (en) Scannable flip flop circuit and method of operating an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040310

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee