KR930022371A - 다중 포트 메모리 시스템 - Google Patents

다중 포트 메모리 시스템 Download PDF

Info

Publication number
KR930022371A
KR930022371A KR1019930006117A KR930006117A KR930022371A KR 930022371 A KR930022371 A KR 930022371A KR 1019930006117 A KR1019930006117 A KR 1019930006117A KR 930006117 A KR930006117 A KR 930006117A KR 930022371 A KR930022371 A KR 930022371A
Authority
KR
South Korea
Prior art keywords
data
read
trigger
write
row
Prior art date
Application number
KR1019930006117A
Other languages
English (en)
Inventor
딘 필리만 폴
Original Assignee
로버트 디. 쉐드
톰슨 콘슈머 일렉트로닉스, 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로버트 디. 쉐드, 톰슨 콘슈머 일렉트로닉스, 인코오포레이티드 filed Critical 로버트 디. 쉐드
Publication of KR930022371A publication Critical patent/KR930022371A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

메모리 어레이(12)의 판독 열 콘덕터(44)와 기록 열 콘덕터(34)는 개별적인 트리거 가능 순차적 펄스 발생기(40,30)에 의해 주소 지정되는데, 상기 발생기들은 각각의 트리거 펄스(RP,WP)를 수신하여 어레이의 각각의 열 콘덕터들에 각각의 판독 및 기록 어드레스 펄스들을 제공한다. 저장될 데이터는 기록 순차적 펄스 발생기(30)에 의해 결정된 비율로 한번에 한 열씩 메모리의 셀들에 병렬로 기록되고, 판독 순차적 펄스 발생기(40)에 의해 결정된 비율로 한 번에 한 열씩 복구된다. 장점으로는, (1) 판독과 기록 속도의 비는 비디오 데이터의 일정 지연, 시간 압축 또는 시간 확장을 제공하도록 선택될 수 있고, (2) 부가적으로 데이터가 버스 경쟁없이 동시에 기록 및 판독될 수 있으며, (3) 주소 지정은 펄스 발생기에 트리거 펄스를 시간 지정하여 인가함에 의해서 단순화되어 2진 주소 지정 데이터를 메모리에 인가할 필요가 없다는 점이다.

Description

다중 포트 메모리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구체화하는 이중 포드 비디오 메모리 시스템의 블록도이다.
제2도는 제1도의 시스템 동작을 예시하는 타이밍도이다.
제3도는 제1도의 시스템에 사용하기에 적합한 메모리셀의 회로도이다.
제4도는 제1도의 시스템에 대한 시간 지정된 관계의 프리 챠지 및 판독 펄스 타이밍 펄스들을 제공하기 위한 장치의 블록도이다.
제5도는 제1도의 메모리 시스템에 사용하기에 적합한 프리 챠지 및 래치회로의 회로도이다.

Claims (4)

  1. 셀들의 각 행당 두 개의 행 콘덕터(22,42)와 셀들의 각 열당 두 개의 열 콘덕터(33,44)를 구비하고, 상기 각각의 셀은 데이터 입력 행 콘덕터(22)에 접속된 제1단자, 데이터 출력 행 콘덕터(42)에 접속된 제2단자, 기록 어드레스 열 콘덕터(42)에 접속된 제2단자, 기록 어드레스 열 콘덕터(34)에 접속된 제3의 입력 및 판독 어드레스 열 콘덕터(44)에 접속된 제4의 입력을 가지며, 저장될 데이터를 상기 데이터 입력 행 콘덕터들에 인가하기 위한 입력 수단(16,18,20)과, 저장된 데이터를 상기 데이터 출력 행 콘덕터들로부터 복구하기 위한 출력 수단(46,48)을 구비하는 다중 포트 메모리(33,44)시스템에 있어서, 하나의 트리거 입력 단자와 상기 기록 어드레스 열 콘덕터(34)를에 결합된 다수의 출력 단자들을 갖고 셀어드레스 신호들을 상기 기록 열 콘덕터들에 제1의 소정율로 순차적으로 인가하도록 상기 트리거 입력 단자에 인가된 기록 트리거 펄스(WP)에 응답하는 제1의 트리거 가능 순차적 펄스 발생기(30)와, 하나의 트리거 입력 단자와 상기 판독 어드레스 열 콘텍터(44)들에 결합된 다수의 출력 단자를 갖고 셀 판독 어드레스 신호들을 상기 판독 열 어드레스 콘덕터들에 제2의 소정율로 순차적으로 인가하도록 상기 트리거 입력 단자에 인가된 판독 트리거 펄스(RP)에 응답하는 제2의 트리거 가능 순차적 펄스 발생기(40)와, 상기 판독 및 기록 트리거 펄스를 시간 지정된 관계로 발생하기 위한 제어 신호 발생기(28)를 포함한 것을 특징으로 하는 이중 포트 메모리(34,44) 시스템.
  2. 제1항에 있어서, 데이터의 압축을 위해 상기 제2의 소정율은 상기 제1의 소정율로 보다 큰 것을 특징으로 하는 이중 포트 메모리(34,44) 시스템.
  3. 제1항에 있어서, 데이터의 일정 지연을 제공하기 위해 상기 소정율들은 동일한 것을 특징으로 하는 이중 포트 메모리(34,44) 시스템.
  4. 제1항에 있어서, 데이터의 확장을 제공하기 위해 상기 제2의 소정율은 상기 제1의 소정율보다 작은 것을 특징으로 하는 이중 포트 메모리(34,44) 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930006117A 1992-04-16 1993-04-13 다중 포트 메모리 시스템 KR930022371A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB929208493A GB9208493D0 (en) 1992-04-16 1992-04-16 Dual port video memory
US9208493.8 1992-04-16
US07/876,076 US5255220A (en) 1992-04-16 1992-04-28 Dual port video memory system having pulse triggered dual column addressing
GB07/876,076 1992-04-28

Publications (1)

Publication Number Publication Date
KR930022371A true KR930022371A (ko) 1993-11-24

Family

ID=10714221

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006117A KR930022371A (ko) 1992-04-16 1993-04-13 다중 포트 메모리 시스템

Country Status (4)

Country Link
US (1) US5255220A (ko)
KR (1) KR930022371A (ko)
CN (1) CN1031906C (ko)
GB (1) GB9208493D0 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5473756A (en) * 1992-12-30 1995-12-05 Intel Corporation FIFO buffer with full/empty detection by comparing respective registers in read and write circular shift registers
US5513139A (en) * 1994-11-04 1996-04-30 General Instruments Corp. Random access memory with circuitry for concurrently and sequentially writing-in and reading-out data at different rates
US6181158B1 (en) * 1995-01-20 2001-01-30 Xilinx, Inc. Configuration logic to eliminate signal contention during reconfiguration
US5592105A (en) * 1995-01-20 1997-01-07 Xilinx, Inc. Configuration logic to eliminate signal contention during reconfiguration
US6026030A (en) * 1998-04-03 2000-02-15 Princeton Technology Corp. Structure for echo IC
US6307565B1 (en) 1998-12-23 2001-10-23 Honeywell International Inc. System for dual buffering of asynchronous input to dual port memory for a raster scanned display
JP2002042463A (ja) * 2000-07-21 2002-02-08 Seiko Epson Corp 半導体装置、そのリフレッシュ方法および電子機器
US7333388B2 (en) * 2001-10-03 2008-02-19 Infineon Technologies Aktiengesellschaft Multi-port memory cells
TW571281B (en) * 2002-09-12 2004-01-11 Au Optronics Corp Driving circuit and method for a display device and display device therewith
US6859434B2 (en) * 2002-10-01 2005-02-22 Comsys Communication & Signal Processing Ltd. Data transfer scheme in a communications system incorporating multiple processing elements
ES2221570B2 (es) * 2003-05-30 2005-10-01 Diseño De Sistemas En Silicio, S.A. Procedimiento de remuestreo en transmision y recepcion de una señal digital con traslacion en banda digital.
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
JP4609356B2 (ja) * 2006-03-23 2011-01-12 ソニー株式会社 記憶装置及びそのアクセス制御方法
CN101131858B (zh) * 2007-09-28 2011-03-23 山东大学 三维多端口存储器及其控制方法
CN101593560B (zh) * 2008-05-26 2011-07-06 中芯国际集成电路制造(北京)有限公司 随机存取存储器及其存储单元
US10002660B2 (en) * 2014-05-01 2018-06-19 Bar-Ilan University Transistor gain cell with feedback
US10102892B1 (en) * 2017-06-01 2018-10-16 Intel Corporation RAM-based shift register with embedded addressing
KR20230072940A (ko) * 2021-11-18 2023-05-25 에스케이하이닉스 주식회사 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763480A (en) * 1971-10-12 1973-10-02 Rca Corp Digital and analog data handling devices
US4321695A (en) * 1979-11-23 1982-03-23 Texas Instruments Incorporated High speed serial access semiconductor memory with fault tolerant feature
US4541076A (en) * 1982-05-13 1985-09-10 Storage Technology Corporation Dual port CMOS random access memory
US4821226A (en) * 1987-01-30 1989-04-11 Rca Licensing Corporation Dual port video memory system having a bit-serial address input port
JPS63204591A (ja) * 1987-02-20 1988-08-24 Hitachi Ltd 半導体記憶装置
JPH0642196B2 (ja) * 1988-06-09 1994-06-01 株式会社東芝 倍密度走査用ラインメモリ
WO1991007754A1 (en) * 1989-11-13 1991-05-30 Cray Research, Inc. Read-while-write-memory

Also Published As

Publication number Publication date
US5255220A (en) 1993-10-19
GB9208493D0 (en) 1992-06-03
CN1031906C (zh) 1996-05-29
CN1082239A (zh) 1994-02-16

Similar Documents

Publication Publication Date Title
KR930022371A (ko) 다중 포트 메모리 시스템
KR950004854B1 (ko) 반도체 메모리 장치
KR100202777B1 (ko) 램의 컬럼액세스를 가속하기위한 데이타버스구조
JPS634493A (ja) デユアルポ−トメモリ
KR970017659A (ko) 반도체 메모리 장치와 그 리이드 및 라이트 방법
EP0147500A3 (en) Semiconductor memory device
TW329529B (en) The pre-charging circuit for semiconductor memory device
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR880008327A (ko) 내부 셀-리프레쉬 회로가 있는 모조-정적 메모리 장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
JPS59224986A (ja) ダイナミツク・ランダム・アクセス・メモリ装置
KR850004684A (ko) 반도체 기억 장치
ATE24617T1 (de) Direktzugriffsspeicher-anordnungen.
US4823324A (en) Page mode operation of main system memory in a medium scale computer
KR900005454A (ko) 시리얼 입출력 반도체 메모리
KR880013070A (ko) 디지탈 신호처리장치
US6928024B2 (en) RAM memory circuit and method for memory operation at a multiplied data rate
TW349226B (en) A test method of high speed memory devices in which limit conditions for the clock signals are defined
US3739354A (en) Variable capacity memory
JPS54134934A (en) Semiconductor memory device
KR890008823A (ko) 직렬 메모리 장치
US3999162A (en) Time-division multiplex switching circuitry
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
JPH0237034B2 (ko)
MY109127A (en) Multi port memory system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Surrender of laid-open application requested