KR20230072940A - 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템 - Google Patents

라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20230072940A
KR20230072940A KR1020210159655A KR20210159655A KR20230072940A KR 20230072940 A KR20230072940 A KR 20230072940A KR 1020210159655 A KR1020210159655 A KR 1020210159655A KR 20210159655 A KR20210159655 A KR 20210159655A KR 20230072940 A KR20230072940 A KR 20230072940A
Authority
KR
South Korea
Prior art keywords
signal
clock
light
pulse
leveling
Prior art date
Application number
KR1020210159655A
Other languages
English (en)
Inventor
김현승
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210159655A priority Critical patent/KR20230072940A/ko
Priority to US17/688,420 priority patent/US11742009B2/en
Priority to CN202210341698.8A priority patent/CN116137159A/zh
Priority to TW111125933A priority patent/TW202321932A/zh
Publication of KR20230072940A publication Critical patent/KR20230072940A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2272—Latency related aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)

Abstract

반도체장치는 라이트시프팅펄스, 라이트레벨링활성화신호를 토대로 전치펄스를 생성하는 전치펄스생성회로; 상기 전치펄스 및 분주클럭을 토대로 라이트제어신호를 생성하는 라이트제어신호생성회로; 및 상기 전치펄스 및 상기 분주클럭을 토대로 데이터클럭 및 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 감지데이터를 생성하는 라이트레벨링제어회로를 포함한다.

Description

라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM FOR EXTECUTING WRITE LEVELING OPERATION}
본 발명은 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템에 관한 것이다.
모바일장치에 사용되는 반도체시스템에서는 컨트롤러로부터 반도체장치에 인가되는 시스템클럭 및 데이터클럭의 위상을 동기시키기 위해 라이트레벨링동작이 수행되고 있다. 라이트레벨링동작은 데이터클럭 및 시스템클럭 간의 위상 차이를 토대로 데이터클럭의 위상이 조절되는 방식으로 수행될 수 있다.
본 발명은 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 라이트시프팅펄스, 라이트레벨링활성화신호를 토대로 전치펄스를 생성하는 전치펄스생성회로; 상기 전치펄스 및 분주클럭을 토대로 라이트제어신호를 생성하는 라이트제어신호생성회로; 및 상기 전치펄스 및 상기 분주클럭을 토대로 데이터클럭 및 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 감지데이터를 생성하는 라이트레벨링제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 리드시프팅펄스 및 라이트레벨링활성화신호를 토대로 전치펄스를 생성하는 전치펄스생성회로; 상기 전치펄스 및 상기 분주클럭을 토대로 리드제어신호를 생성하는 리드제어신호생성회로; 및 상기 전치펄스 및 상기 분주클럭을 토대로 데이터클럭 및 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 감지데이터를 생성하는 라이트레벨링제어회로를 포함하는 반도체장치를 제공한다.
또한, 본 발명은 외부제어신호, 시스템클럭, 데이터클럭 및 데이터를 출력하고, 상기 데이터 및 감지데이터를 수신하는 컨트롤러; 및 상기 외부제어신호, 상기 시스템클럭, 상기 데이터클럭 및 상기 데이터를 수신하고, 상기 감지데이터를 상기 컨트롤러에 인가하는 반도체장치를 포함하되, 상기 반도체장치는 라이트시프팅펄스, 리드시프팅펄스 및 라이트레벨링활성화신호를 토대로 전치펄스를 생성하고, 상기 전치펄스를 토대로 상기 데이터의 입력을 제어하기 위한 상기 라이트제어신호를 생성하며, 상기 전치펄스를 토대로 상기 데이터의 출력을 제어하기 위한 상기 리드제어신호를 생성하고, 상기 전치펄스를 토대로 상기 데이터클럭 및 상기 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 상기 감지데이터를 생성하는 반도체시스템을 제공한다.
또한, 본 발명은 시스템클럭 및 데이터클럭을 출력하고, 감지데이터를 수신하는 컨트롤러; 및 라이트레벨링동작에 진입할 때 라이트레벨링활성화신호 및 상기 시스템클럭을 토대로 전치펄스를 생성하고, 상기 전치펄스와 분주클럭을 토대로 감지데이터를 생성하여 상기 컨트롤러에 인가하는 반도체장치를 포함하되, 상기 감지데이터는 상기 데이터클럭의 위상이 상기 시스템클럭의 위상보다 빠를 때 제1 로직레벨로 설정되고, 상기 감지데이터는 상기 데이터클럭의 위상이 상기 시스템클럭의 위상보다 느릴 때 제2 로직레벨로 설정되는 반도체시스템을 제공한다.
본 발명에 의하면 라이트동작 및 리드동작이 포함된 노멀동작과 라이트레벨링동작이 동일한 전치펄스를 토대로 수행되므로, 노멀동작과 라이트레벨링동작 간의 불일치(mismatch)를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 일 예에 따른 반도체시스템의 구성을 도시한 블록도이다.
도 2는 본 발명의 일 예에 따른 반도체장치의 구성을 도시한 블록도이다.
도 3은 본 발명의 일 예에 따른 라이트시프팅펄스생성회로의 구성을 도시한 블록도이다.
도 4는 본 발명의 일 예에 따른 리드시프팅펄스생성회로의 구성을 도시한 블록도이다.
도 5는 본 발명의 일 예에 따른 전치펄스생성회로의 구성을 도시한 도면이다.
도 6은 본 발명의 일 예에 따른 래치회로의 일 예에 따른 회로도이다.
도 7 내지 도 11은 본 발명의 일 예에 따른 전치펄스생성회로의 동작을 설명하기 위한 타이밍도들이다.
도 12는 본 발명의 일 예에 따른 라이트제어신호생성회로의 구성을 도시한 도면이다.
도 13은 본 발명의 일 예에 따른 제1 라이트래치회로의 일 예에 따른 회로도이다.
도 14 내지 도 17은 본 발명의 일 예에 따른 라이트제어신호생성회로의 동작을 설명하기 위한 타이밍도들이다.
도 18은 본 발명의 일 예에 따른 리드제어신호생성회로의 구성을 도시한 도면이다.
도 19 내지 도 22는 본 발명의 일 예에 따른 리드제어신호생성회로의 동작을 설명하기 위한 타이밍도들이다.
도 23은 본 발명의 일 예에 따른 라이트레벨링제어회로의 구성을 도시한 도면이다.
도 24는 도 23에 도시된 라이트레벨링제어회로의 동작을 설명하기 위한 타이밍도이다.
도 24 및 도 25는 도 23에 도시된 라이트레벨링제어회로의 동작을 설명하기 위한 타이밍도이다.
도 26 내지 도 28은 본 발명의 일 예에 따른 라이트레벨링동작을 설명하기 위한 도면들이다.
다음의 실시예들의 기재에 있어서, "기 설정된"이라는 용어는 프로세스나 알고리즘에서 매개변수를 사용할 때 매개변수의 수치가 미리 결정되어 있음을 의미한다. 매개변수의 수치는 실시예에 따라서 프로세스나 알고리즘이 시작할 때 설정되거나 프로세스나 알고리즘이 수행되는 구간 동안 설정될 수 있다.
다양한 구성요소들을 구별하는데 사용되는 "제1" 및 "제2" 등의 용어는 구성요소들에 의해 한정되지 않는다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 반대로 제2 구성요소는 제1 구성요소로 명명될 수 있다.
하나의 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 할 때 직접적으로 연결되거나 중간에 다른 구성요소를 매개로 연결될 수도 있다고 이해되어야 한다. 반면 "직접 연결되어" 및 "직접 접속되어"라는 기재는 하나의 구성요소가 다른 구성요소에 또 다른 구성요소를 사이에 두지 않고 직접 연결된다고 이해되어야 한다.
"로직하이레벨" 및 "로직로우레벨"은 신호들의 로직레벨들을 설명하기 위해 사용된다. "로직하이레벨"을 갖는 신호는 "로직로우레벨"을 갖는 신호와 구별된다. 예를 들어, 제1 전압을 갖는 신호가 "로직하이레벨"을 갖는 신호에 대응할 때 제2 전압을 갖는 신호는 "로직로우레벨"을 갖는 신호에 대응할 수 있다. 일 실시예에 따라 "로직하이레벨"은 "로직로우레벨"보다 큰 전압으로 설정될 수 있다. 한편, 신호들의 로직레벨들은 실시예에 따라서 다른 로직레벨 또는 반대의 로직레벨로 설정될 수 있다. 예를 들어, 로직하이레벨을 갖는 신호는 실시예에 따라서 로직로우레벨을 갖도록 설정될 수 있고, 로직로우레벨을 갖는 신호는 실시예에 따라서 로직하이레벨을 갖도록 설정될 수 있다.
"로직비트셋"은 신호에 포함된 비트들이 갖는 로직레벨들의 조합을 의미할 수 있다. 신호에 포함된 비트들 각각이 갖는 로직레벨이 변화될 때 신호의 로직비트셋이 다르게 설정될 수 있다. 예를 들어, 신호에 2 비트가 포함될 때 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직로우레벨"일 때 신호의 로직비트셋은 제1 로직비트셋으로 설정될 수 있고, 신호에 포함된 2 비트 각각의 로직레벨이 "로직로우레벨, 로직하이레벨"일 때 신호의 로직비트셋은 제2 로직비트셋으로 설정될 수 있다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 예에 따른 반도체시스템(1)의 구성을 도시한 블록도이다. 도 1에 도시된 바와 같이, 반도체시스템(1)은 컨트롤러(11) 및 반도체장치(13)를 포함할 수 있다.
컨트롤러(11)는 제1 컨트롤핀(11_1), 제2 컨트롤핀(11_3), 제3 컨트롤핀(11_5) 및 제4 컨트롤핀(11_7)을 포함할 수 있다. 반도체장치(13)는 제1 장치핀(13_1), 제2 장치핀(13_3), 제3 장치핀(13_5) 및 제4 장치핀(13_7)을 포함할 수 있다. 컨트롤러(11)는 제1 컨트롤핀(11_1) 및 제1 장치핀(13_1) 사이에 연결된 제1 전송라인(12_1)을 통해 외부제어신호(CA)를 반도체장치(13)로 전송할 수 있다. 본 예에서 외부제어신호(CA)에는 커맨드 및 어드레스가 포함될 수 있지만 이는 일 예일 뿐 이에 한정되지는 않는다. 제1 컨트롤핀(11_1), 제1 전송라인(12_1) 및 제1 장치핀(13_1) 각각은 외부제어신호(CA)의 비트 수에 따라 다수 개로 구현될 수 있다. 컨트롤러(11)는 제2 컨트롤핀(11_3) 및 제2 장치핀(13_3) 사이에 연결된 제2 전송라인(12_3)을 통해 시스템클럭(CLK)를 반도체장치(13)로 전송할 수 있다. 컨트롤러(11)는 제3 컨트롤핀(11_5) 및 제3 장치핀(13_5) 사이에 연결된 제3 전송라인(12_5)을 통해 데이터클럭(WCK)를 반도체장치(13)로 전송할 수 있다. 컨트롤러(11)는 제4 컨트롤핀(11_7) 및 제4 장치핀(13_7) 사이에 연결된 제4 전송라인(12_7)을 통해 데이터(DATA)를 반도체장치(13)에 인가할 수 있다. 컨트롤러(11)는 제4 전송라인(12_7)을 통해 데이터(DATA) 또는 위상데이터(PDQ)를 수신할 수 있다. 제4 컨트롤핀(11_7), 제4 장치핀(13_7) 및 제4 전송라인(12_7) 각각은 데이터(DATA) 또는 위상데이터(PDQ)의 비트 수에 따라 다수 개로 구현될 수 있다.
반도체장치(13)는 라이트커맨드(도 2의 WTP)를 라이트시프팅구간만큼 시프팅하여 라이트시프팅펄스(도 2의 WSPB)를 생성하는 라이트시프팅펄스생성회로(WSPB GEN, 115)를 포함할 수 있다. 반도체장치(13)는 리드커맨드(도 2의 RDP)를 리드시프팅구간만큼 시프팅하여 리드시프팅펄스(도 2의 RSPB)를 생성하는 리드시프팅펄스생성회로(RSPB GEN, 117)를 포함할 수 있다. 반도체장치(13)는 라이트동작이 수행될 때 라이트시프팅펄스(도 2의 WSPB)로부터 전치펄스(도 2의 PREP)를 생성하고, 리드동작이 수행될 때 리드시프팅펄스(도 2의 RSPB)로부터 전치펄스(도 2의 PREP)를 생성하며, 라이트레벨링동작이 수행될 때 라이트레벨링활성화신호(도 2의 WLTB)로부터 전치펄스(도 2의 PREP)를 생성하는 전치펄스생성회로(PREP GEN, 119)를 포함할 수 있다. 반도체장치(13)는 라이트동작이 수행될 때 전치펄스(도 2의 PREP)로부터 라이트제어신호들(도 2의 WCNT1 및 WCNT2)를 생성하는 라이트제어신호생성회로(WCNT GEN, 123)를 포함할 수 있다. 반도체장치(13)는 리드동작이 수행될 때 전치펄스(도 2의 PREP)로부터 리드제어신호들(도 2의 RCNT1 및 WCNT2)를 생성하는 리드제어신호생성회로(RCNT GEN, 125)를 포함할 수 있다. 반도체장치(13)는 라이트레벨링동작이 수행될 때 전치펄스(도 2의 PREP)로부터 위상데이터(PDQ)를 생성하는 라이트레벨링제어회로(WTLV CNT, 127)를 포함할 수 있다.
도 2는 본 발명의 일 예에 따른 반도체장치(13A)의 구성을 도시한 블록도이다. 도 2에 도시된 바와 같이, 반도체장치(13A)는 커맨드생성회로(CMD GEN, 111), 모드레지스터(MR, 113), 라이트시프팅펄스생성회로(WSPB GEN, 115), 리드시프팅펄스생성회로(RSPB GEN, 117), 전치펄스생성회로(PREP GEN, 119), 데이터클럭분주회로(WCK DIV, 121), 라이트제어신호생성회로(WCNT GEN, 123), 리드제어신호생성회로(RCNT GEN, 125), 라이트레벨링제어회로(WTLV CNT, 127) 및 입출력제어회로(I/O CNT, 129)를 포함할 수 있다.
커맨드생성회로(111)는 외부제어신호(CA)를 토대로 라이트커맨드(WTP), 리드커맨드(RDP) 및 모드레지스터라이트커맨드(MRW)를 생성할 수 있다. 커맨드생성회로(111)는 외부제어신호(CA)를 디코딩하여 라이트동작을 위해 라이트커맨드(WTP)를 생성할 수 있다. 커맨드생성회로(111)는 외부제어신호(CA)를 디코딩하여 리드동작을 위해 리드커맨드(RDP)를 생성할 수 있다. 커맨드생성회로(111)는 외부제어신호(CA)를 디코딩하여 모드레지스터라이트동작을 위해 모드레지스터라이트커맨드(MRW)를 생성할 수 있다. 커맨드생성회로(111)에서 라이트커맨드(WTP), 리드커맨드(RDP) 및 모드레지스터라이트커맨드(MRW) 각각이 생성될 때 수신되는 외부제어신호(CA)에 포함된 비트들의 로직비트셋 각각은 서로 다르게 설정될 수 있다. 커맨드생성회로(111)는 모드레지스터(113), 라이트시프팅펄스생성회로(115) 및 리드시프팅펄스생성회로(117)에 연결될 수 있다. 커맨드생성회로(111)는 라이트동작이 수행될 때 라이트커맨드(WTP)를 라이트시프팅펄스생성회로(115)에 인가할 수 있다. 커맨드생성회로(111)는 리드동작이 수행될 때 리드커맨드(RDP)를 리드시프팅펄스생성회로(117)에 인가할 수 있다. 커맨드생성회로(111)는 모드레지스터라이트동작이 수행될 때 모드레지스터라이트커맨드(MRW)를 리드시프팅펄스생성회로(117)에 인가할 수 있다.
모드레지스터(113)는 커맨드생성회로(111), 라이트시프팅펄스생성회로(115), 리드시프팅펄스생성회로(117) 및 전치펄스생성회로(119)에 연결될 수 있다. 모드레지스터(113)는 모드레지스터라이트동작이 수행될 때 커맨드생성회로(111)로부터 모드레지스터라이트커맨드(MRW)를 수신할 수 있다. 모드레지스터(113)는 모드레지스터라이트커맨드(MRW)를 토대로 외부제어신호(CA)로부터 라이트코드(W_CD), 리드코드(R_CD), 라이트레벨링활성화신호(WLTB) 및 클럭모드신호(CKMD)를 생성할 수 있다. 라이트코드(W_CD)는 라이트동작에서 라이트시프팅펄스(WSPB)를 생성하기 위해 라이트커맨드(WTP)를 시프팅하는 라이트시프팅구간을 설정하기 위한 로직비트셋을 갖는 비트들을 포함할 수 있다. 리드코드(R_CD)는 리드동작에서 리드시프팅펄스(RSPB)를 생성하기 위해 리드커맨드(RDP)를 시프팅하는 리드시프팅구간을 설정하기 위한 로직비트셋을 갖는 비트들을 포함할 수 있다. 라이트레벨링활성화신호(WLTB)는 라이트레벨링동작을 위해 활성화될 수 있다. 클럭모드신호(CKMD)는 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비에 따라 설정되는 로직레벨을 갖는다. 일 예로, 클럭모드신호(CKMD)는 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:2로 설정되는 제1 클럭모드에서 로직하이레벨로 설정될 수 있고, 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:4로 설정되는 제2 클럭모드에서 로직로우레벨로 설정될 수 있다. 라이트레벨링동작은 클럭모드신호(CKMD)와 무관하게 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:2로 설정된 상태에서 수행될 수 있다. 모드레지스터(113)는 라이트코드(W_CD)를 라이트시프팅펄스생성회로(115)에 인가할 수 있다. 모드레지스터(113)는 리드코드(R_CD)를 리드시프팅펄스생성회로(117)에 인가할 수 있다. 모드레지스터(113)는 라이트레벨링활성화신호(WLTB) 및 클럭모드신호(CKMD)를 전치펄스생성회로(119)에 인가할 수 있다.
라이트시프팅펄스생성회로(115)는 커맨드생성회로(111), 모드레지스터(113) 및 전치펄스생성회로(119)에 연결될 수 있다. 라이트시프팅펄스생성회로(115)는 커맨드생성회로(111)로부터 라이트커맨드(WTP)를 수신할 수 있고, 모드레지스터(113)로부터 라이트코드(W_CD)를 수신할 수 있다. 라이트시프팅펄스생성회로(115)는 라이트코드(W_CD) 및 시스템클럭(CLK)을 토대로 라이트커맨드(WTP)를 시프팅하여 라이트시프팅펄스(WSPB)를 생성할 수 있다. 라이트시프팅펄스생성회로(115)는 라이트커맨드(WTP)가 생성된 시점부터 라이트코드(W_CD)에 따라 설정되는 라이트시프팅구간이 경과된 시점에서 활성화되는 라이트시프팅펄스(WSPB)를 생성할 수 있다. 라이트시프팅펄스생성회로(115)는 라이트시프팅펄스(WSPB)를 전치펄스생성회로(119)에 인가할 수 있다.
리드시프팅펄스생성회로(117)는 커맨드생성회로(111), 모드레지스터(113) 및 전치펄스생성회로(119)에 연결될 수 있다. 리드시프팅펄스생성회로(117)는 커맨드생성회로(111)로부터 리드커맨드(RDP)를 수신할 수 있고, 모드레지스터(113)로부터 리드코드(R_CD)를 수신할 수 있다. 리드시프팅펄스생성회로(117)는 리드코드(R_CD) 및 시스템클럭(CLK)을 토대로 리드커맨드(RDP)를 시프팅하여 리드시프팅펄스(RSPB)를 생성할 수 있다. 리드시프팅펄스생성회로(117)는 리드커맨드(RDP)가 생성된 시점부터 리드코드(R_CD)에 따라 설정되는 리드시프팅구간이 경과된 시점에서 활성화되는 리드시프팅펄스(RSPB)를 생성할 수 있다. 리드시프팅펄스생성회로(117)는 리드시프팅펄스(RSPB)를 전치펄스생성회로(119)에 인가할 수 있다.
전치펄스생성회로(119)는 모드레지스터(113), 라이트시프팅펄스생성회로(115) 및 리드시프팅펄스생성회로(117)에 연결될 수 있다. 전치펄스생성회로(119)는 모드레지스터(113)로부터 라이트레벨링활성화신호(WLTB) 및 클럭모드신호(CKMD)를 수신할 수 있고, 라이트시프팅펄스생성회로(115)로부터 라이트시프팅펄스(WSPB)를 수신할 수 있으며, 리드시프팅펄스생성회로(117)로부터 리드시프팅펄스(RSPB)를 수신할 수 있다. 전치펄스생성회로(119)는 라이트레벨링활성화신호(WLTB), 클럭모드신호(CKMD), 라이트시프팅펄스(WSPB), 리드시프팅펄스(RSPB), 시스템클럭(CLK) 및 리셋신호(RST)를 토대로 전치펄스(PREP)를 생성할 수 있다. 전치펄스생성회로(119)는 초기화동작을 위해 리셋신호(RST)가 활성화될 때 전치펄스(PREP)를 초기화할 수 있다. 전치펄스생성회로(119)는 라이트동작이 수행될 때 라이트시프팅펄스(WSPB)로부터 전치펄스(PREP)를 생성할 수 있다. 전치펄스생성회로(119)에서 생성되는 전치펄스(PREP)의 펄스폭은 제1 클럭모드에서 라이트동작이 수행될 때 제2 클럭모드에서 라이트동작이 수행될 때보다 2배 크게 설정될 수 있다. 전치펄스생성회로(119)는 리드동작이 수행될 때 리드시프팅펄스(RSPB)로부터 전치펄스(PREP)를 생성할 수 있다. 전치펄스생성회로(119)에서 생성되는 전치펄스(PREP)의 펄스폭은 제1 클럭모드에서 리드동작이 수행될 때 제2 클럭모드에서 리드동작이 수행될 때보다 2배 크게 설정될 수 있다. 전치펄스생성회로(119)는 라이트레벨링동작이 수행될 때 라이트레벨링활성화신호(WLTB)로부터 전치펄스(PREP)를 생성할 수 있다.
데이터클럭분주회로(121)는 데이터클럭(WCK)을 분주하여 제1 분주클럭(IWCK), 제2 분주클럭(QWCK), 제1 반전분주클럭(IBWCK) 및 제2 반전분주클럭(QBWCK)을 생성할 수 있다. 제1 분주클럭(IWCK), 제2 분주클럭(QWCK), 제1 반전분주클럭(IBWCK) 및 제2 반전분주클럭(QBWCK) 각각의 주기는 데이터클럭(WCK)의 주기보다 2배 크게 설정될 수 있다. 제2 분주클럭(QWCK)의 위상은 제1 분주클럭(IWCK)의 위상보다 90도만큼 늦게 설정될 수 있고, 제1 반전분주클럭(IBWCK)은 제1 분주클럭(IWCK)의 위상보다 180도만큼 늦게 설정될 수 있으며, 제2 반전분주클럭(QBWCK)의 위상은 제1 분주클럭(IWCK)의 위상보다 270도만큼 늦게 설정될 수 있다. 데이터클럭분주회로(121)는 라이트제어신호생성회로(123), 리드제어신호생성회로(125) 및 라이트레벨링제어회로(127)에 연결될 수 있다. 데이터클럭분주회로(121)는 제1 분주클럭(IWCK) 및 제1 반전분주클럭(IBWCK)를 라이트제어신호생성회로(123) 및 리드제어신호생성회로(125)에 인가할 수 있다. 데이터클럭분주회로(121)는 제1 분주클럭(IWCK), 제2 분주클럭(QWCK), 제1 반전분주클럭(IBWCK) 및 제2 반전분주클럭(QBWCK)를 라이트레벨링제어회로(127)에 인가할 수 있다.
라이트제어신호생성회로(123)는 전치펄스생성회로(119), 데이터클럭분주회로(121) 및 입출력제어회로(129)에 연결될 수 있다. 라이트제어신호생성회로(123)는 전치펄스생성회로(119)로부터 전치펄스(PREP)를 수신할 수 있고, 데이터클럭분주회로(121)로부터 제1 분주클럭(IWCK) 및 제1 반전분주클럭(IBWCK)을 수신할 수 있다. 라이트제어신호생성회로(123)는 라이트위상신호(WPH), 리셋신호(RST), 제1 분주클럭(IWCK) 및 제1 반전분주클럭(IBWCK)을 토대로 전치펄스(PREP)로부터 제1 라이트제어신호(WCNT1) 및 제2 라이트제어신호(WCNT2)를 생성할 수 있다. 라이트위상신호(WPH)는 전치펄스(PREP)가 제1 분주클럭(IWCK)의 라이징에지에 동기하여 발생되는 상태(이하, '정위상 상태')일 때 제1 로직레벨로 설정될 수 있고, 전치펄스(PREP)가 제1 반전분주클럭(IBWCK)의 라이징에지에 동기하여 발생되는 상태(이하, '역위상 상태')일 때 제2 로직레벨로 설정될 수 있다. 라이트제어신호생성회로(123)는 라이트위상신호(WPH)가 제1 로직레벨로 설정될 때 전치펄스(PREP)로부터 제1 라이트제어신호(WCNT1)를 생성할 수 있다. 리드제어신호생성회로(125)는 라이트위상신호(WPH)가 제2 로직레벨로 설정될 때 전치펄스(PREP)로부터 제2 라이트제어신호(WCNT2)를 생성할 수 있다. 라이트제어신호생성회로(123)는 제1 라이트제어신호(WCNT1) 및 제2 라이트제어신호(WCNT2)를 입출력제어회로(129)에 인가할 수 있다.
리드제어신호생성회로(125)는 전치펄스생성회로(119), 데이터클럭분주회로(121) 및 입출력제어회로(129)에 연결될 수 있다. 리드제어신호생성회로(125)는 전치펄스생성회로(119)로부터 전치펄스(PREP)를 수신할 수 있고, 데이터클럭분주회로(121)로부터 제1 분주클럭(IWCK) 및 제1 반전분주클럭(IBWCK)를 수신할 수 있다. 리드제어신호생성회로(125)는 리드위상신호(RPH), 리셋신호(RST), 제1 분주클럭(IWCK) 및 제1 반전분주클럭(IBWCK)를 토대로 제1 리드제어신호(RCNT1) 및 제2 리드제어신호(RCNT2)를 생성할 수 있다. 리드위상신호(RPH)는 전치펄스(PREP)가 제1 분주클럭(IWCK)의 라이징에지에 동기하여 발생되는 상태(이하, '정위상 상태')일 때 제1 로직레벨로 설정될 수 있고, 전치펄스(PREP)가 제1 반전분주클럭(IBWCK)의 라이징에지에 동기하여 발생되는 상태(이하, '역위상 상태')일 때 제2 로직레벨로 설정될 수 있다. 리드제어신호생성회로(125)는 리드위상신호(RPH)가 제1 로직레벨로 설정될 때 전치펄스(PREP)로부터 제1 리드제어신호(RCNT1)를 생성할 수 있다. 리드제어신호생성회로(125)는 리드위상신호(RPH)가 제2 로직레벨로 설정될 때 전치펄스(PREP)로부터 제2 리드제어신호(RCNT2)를 생성할 수 있다. 라이트제어신호생성회로(123)는 제1 리드제어신호(RCNT1) 및 제2 리드제어신호(RCNT2)를 입출력제어회로(129)에 인가할 수 있다.
라이트레벨링제어회로(127)는 모드레지스터(113), 전치펄스생성회로(119) 및 데이터클럭분주회로(121)에 연결될 수 있다. 라이트레벨링제어회로(127)는 모드레지스터(113)로부터 라이트레벨링활성화신호(WLTB)를 수신할 수 있다. 라이트레벨링제어회로(127)는 전치펄스생성회로(119)로부터 전치펄스(PREP)를 수신할 수 있고, 데이터클럭분주회로(121)로부터 제1 분주클럭(IWCK), 제2 분주클럭(QWCK), 제1 반전분주클럭(IBWCK) 및 제2 반전분주클럭(QBWCK)을 수신할 수 있다. 라이트레벨링제어회로(127)는 리셋신호(RST)를 토대로 위상데이터(PDQ)를 초기화할 수 있다. 라이트레벨링제어회로(127)는 라이트레벨링활성화신호(WLTB), 제1 분주클럭(IWCK), 제2 분주클럭(QWCK), 제1 반전분주클럭(IBWCK) 및 제2 반전분주클럭(QBWCK)을 토대로 전치펄스(PREP)로부터 위상데이터(PDQ)를 생성할 수 있다. 위상데이터(PDQ)는 시스템클럭(CLK)과 데이터클럭(WCK) 간의 위상 차이에 대한 정보를 포함할 수 있다. 일 예로, 시스템클럭(CLK)이 데이터클럭(WCK)보다 위상이 빠를 때 위상데이터(PDQ)는 라이트레벨링구간(도 26의 tWCKTGGL)이 종료되는 시점에서 로직하이레벨로 생성될 수 있다.
입출력제어회로(129)는 라이트제어신호생성회로(123) 및 리드제어신호생성회로(125)에 연결될 수 있다. 입출력제어회로(129)는 라이트제어신호생성회로(123)로부터 제1 라이트제어신호(WCNT1) 및 제2 라이트제어신호(WCNT2)를 수신할 수 있고, 리드제어신호생성회로(125)로부터 제1 리드제어신호(RCNT1) 및 제2 리드제어신호(RCNT2)를 수신할 수 있다. 입출력제어회로(129)는 정위상 상태에서 라이트동작이 수행될 때 제1 라이트제어신호(WCNT1)를 토대로 데이터(DATA)의 입력동작을 제어할 수 있고, 역위상 상태에서 라이트동작이 수행될 때 제2 라이트제어신호(WCNT2)를 토대로 데이터(DATA)의 입력동작을 제어할 수 있다. 입출력제어회로(129)는 정위상 상태에서 리드동작이 수행될 때 제1 리드제어신호(RCNT1)를 토대로 데이터(DATA)의 출력동작을 제어할 수 있고, 역위상 상태에서 라이트동작이 수행될 때 제2 리드제어신호(RCNT2)를 토대로 데이터(DATA)의 출력동작을 제어할 수 있다.
도 3은 본 발명의 일 예에 따른 라이트시프팅펄스생성회로(115A)의 구성을 도시한 블록도이다. 도 3에 도시된 바와 같이, 라이트시프팅펄스생성회로(115A)는 라이트시프팅회로(211) 및 라이트시프팅펄스선택회로(213)를 포함할 수 있다.
라이트시프팅회로(211)는 시스템클럭(CLK)을 토대로 라이트커맨드(WTP)를 지연시켜 지연라이트펄스(WP_d)를 생성할 수 있다. 일 예로, 라이트시프팅회로(211)는 라이트커맨드(WTP)를 시스템클럭(CLK)의 1주기 구간만큼 지연시켜 지연라이트펄스(WP_d)의 제1 비트(WP_d<1>)를 생성할 수 있고, 라이트커맨드(WTP)를 시스템클럭(CLK)의 J주기 구간만큼 지연시켜 지연라이트펄스(WP_d)의 제J 비트(WP_d<J>)를 생성할 수 있다. 여기서, 'J'는 2 이상의 자연수로 설정될 수 있다.
라이트시프팅펄스선택회로(213)는 라이트시프팅회로(211)에 연결될 수 있다. 라이트시프팅펄스선택회로(213)는 라이트시프팅회로(211)로부터 지연라이트펄스(WP_d)를 수신할 수 있고, 모드레지스터(도 2의 113)로부터 라이트코드(W_CD)를 수신할 수 있다. 라이트시프팅펄스선택회로(213)는 라이트코드(W_CD)를 토대로 지연라이트펄스(WP_d)로부터 라이트시프팅펄스(WSPB)를 생성할 수 있다. 라이트시프팅펄스선택회로(213)는 지연라이트펄스(WP_d)에 포함된 비트들 중 라이트코드(W_CD)에 의해 설정되는 라이트시프팅구간만큼 지연되어 생성된 비트를 선택하여 라이트시프팅펄스(WSPB)로 출력할 수 있다.
도 4는 본 발명의 일 예에 따른 리드시프팅펄스생성회로(117A)의 구성을 도시한 블록도이다. 도 4에 도시된 바와 같이, 리드시프팅펄스생성회로(117A)는 리드시프팅회로(221) 및 리드시프팅펄스선택회로(223)를 포함할 수 있다.
리드시프팅회로(221)는 시스템클럭(CLK)을 토대로 리드커맨드(RDP)를 지연시켜 지연리드펄스(RP_d)를 생성할 수 있다. 일 예로, 라이트시프팅회로(211)는 리드커맨드(RDP)를 시스템클럭(CLK)의 1주기 구간만큼 지연시켜 지연리드펄스(RP_d)의 제1 비트(RP_d<1>)를 생성할 수 있고, 리드커맨드(RDP)를 시스템클럭(CLK)의 K주기 구간만큼 지연시켜 지연리드펄스(RP_d)의 제K 비트(RP_d<K>)를 생성할 수 있다. 여기서, 'K'는 2 이상의 자연수로 설정될 수 있다.
리드시프팅펄스선택회로(223)는 리드시프팅회로(221)에 연결될 수 있다. 리드시프팅펄스선택회로(223)는 리드시프팅회로(221)로부터 지연리드펄스(RP_d)를 수신할 수 있고, 모드레지스터(도 2의 113)로부터 리드코드(R_CD)를 수신할 수 있다. 리드시프팅펄스선택회로(223)는 리드코드(R_CD)를 토대로 지연리드펄스(RP_d)로부터 리드시프팅펄스(RSPB)를 생성할 수 있다. 리드시프팅펄스선택회로(223)는 지연리드펄스(RP_d)에 포함된 비트들 중 리드코드(R_CD)에 의해 설정되는 르드시프팅구간만큼 지연되어 생성된 비트를 선택하여 리드시프팅펄스(RSPB)로 출력할 수 있다.
도 5는 본 발명의 일 예에 따른 전치펄스생성회로(119A)의 구성을 도시한 도면이다. 도 5에 도시된 바와 같이, 전치펄스생성회로(119A)는 모드경로신호생성회로(231), 래치입력신호생성회로(232), 래치회로(233), 구동신호생성회로(235), 구동신호래치(236), 리셋회로(237) 및 전치펄스출력회로(239)를 포함할 수 있다.
모드경로신호생성회로(231)는 라이트레벨링활성화신호(WLTB) 및 클럭모드신호(CKMD)를 토대로 제1 모드경로신호(MPA1) 및 제2 모드경로신호(MPA2)를 생성할 수 있다. 모드경로신호생성회로(231)는 제1 클럭모드에서 클럭모드신호(CKMD)에 따라 활성화되는 제1 모드경로신호(MPA1)를 생성할 수 있다. 제1 클럭모드에서는 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:2로 설정될 수 있다. 모드경로신호생성회로(231)는 제2 클럭모드에서 클럭모드신호(CKMD)에 따라 활성화되는 제2 모드경로신호(MPA2)를 생성할 수 있다. 제2 클럭모드에서는 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:4로 설정될 수 있다. 모드경로신호생성회로(231)는 라이트레벨링동작이 수행되어 라이트레벨링활성화신호(WLTB)가 활성화될 때 활성화되는 제2 모드경로신호(MPA2)를 생성할 수 있다.
래치입력신호생성회로(232)는 라이트시프팅펄스(WSPB), 리드시프팅펄스(RSPB) 및 라이트레벨링활성화신호(WLTB)를 토대로 래치입력신호(LIN) 및 반전래치입력신호(LINB)를 생성할 수 있다. 래치입력신호생성회로(232)는 라이트시프팅펄스(WSPB), 리드시프팅펄스(RSPB) 및 라이트레벨링활성화신호(WLTB) 중 하나가 활성화될 때 제1 로직레벨로 설정되는 래치입력신호(LIN) 및 제2 로직레벨로 설정되는 반전래치입력신호(LINB)를 생성할 수 있다. 일 예로, 래치입력신호생성회로(232)는 라이트동작이 수행되어 라이트시프팅펄스(WSPB)가 활성화될 때 로직로우레벨로 설정된 래치입력신호(LIN) 및 로직하이레벨로 설정되는 반전래치입력신호(LINB)를 생성할 수 있다. 다른 예로, 래치입력신호생성회로(232)는 리드동작이 수행되어 리드시프팅펄스(RSPB)가 활성화될 때 로직로우레벨로 설정된 래치입력신호(LIN) 및 로직하이레벨로 설정되는 반전래치입력신호(LINB)를 생성할 수 있다. 또 다른 예로, 래치입력신호생성회로(232)는 라이트레벨링동작이 수행되어 라이트레벨링활성화신호(WLTB)가 활성화될 때 로직로우레벨로 설정된 래치입력신호(LIN) 및 로직하이레벨로 설정되는 반전래치입력신호(LINB)를 생성할 수 있다. 본 실시예에서 제1 로직레벨은 로직로우레벨로 설정되고, 제2 로직레벨은 로직하이레벨로 설정되는 것을 예를 들어 설명하였지만 이에 한정되지는 않는다. 래치입력신호생성회로(232)는 래치회로(233)에 연결되어 래치입력신호(LIN) 및 반전래치입력신호(LINB)를 래치회로(233)에 인가할 수 있다.
래치회로(233)는 래치입력신호생성회로(232)에 연결되어, 래치입력신호생성회로(232)로부터 래치입력신호(LIN) 및 반전래치입력신호(LINB)를 수신할 수 있다. 래치회로(233)는 시스템클럭(CLK), 래치입력신호(LIN) 및 반전래치입력신호(LINB)를 토대로 풀업신호(PU), 반전풀업신호(PUB), 풀다운신호(PD) 및 반전풀다운신호(PDB)를 생성할 수 있다. 래치회로(233)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)를 토대로 풀업신호(PU) 및 반전풀업신호(PUB)를 생성할 수 있다. 일 예로, 래치회로(233)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 풀업신호(PU) 및 로직하이레벨로 활성화되는 반전풀업신호(PUB)를 생성할 수 있다. 래치회로(233)는 시스템클럭(CLK) 및 래치입력신호(LIN)를 토대로 풀다운신호(PD) 및 반전풀다운신호(PDB)를 생성할 수 있다. 일 예로, 래치회로(233)는 시스템클럭(CLK) 및 래치입력신호(LIN)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 반전풀다운신호(PDB)를 생성할 수 있다.
구동신호생성회로(235)는 래치회로(233)에 연결되어, 래치회로(233)로부터 풀업신호(PU) 및 반전풀다운신호(PDB)를 수신할 수 있다. 구동신호생성회로(235)는 풀업신호(PU) 및 반전풀다운신호(PDB)를 토대로 구동신호(DRV)를 구동할 수 있다. 구동신호생성회로(235)는 풀업신호(PU)를 토대로 구동신호(DRV)를 풀업 구동할 수 있고, 반전풀다운신호(PDB)를 토대로 구동신호(DRV)를 풀다운 구동할 수 있다. 일 예로, 구동신호생성회로(235)는 풀업신호(PU)가 로직로우레벨로 활성화될 때 구동신호(DRV)를 로직하이레벨로 풀업 구동할 수 있고, 반전풀다운신호(PDB)가 로직하이레벨로 활성화될 때 구동신호(DRV)를 로직로우레벨로 풀다운구동할 수 있다. 구동신호래치(236)는 구동신호(DRV)를 래치할 수 있다. 리셋회로(237)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 구동신호(DRV)를 초기화할 수 있다. 일 예로, 리셋회로(237)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 구동신호(DRV)를 로직로우레벨로 초기화할 수 있다.
전치펄스출력회로(239)는 모드경로신호생성회로(231), 래치회로(233) 및 구동신호생성회로(235)에 연결될 수 있다. 전치펄스출력회로(239)는 모드경로신호생성회로(231)로부터 제1 모드경로신호(MPA1) 및 제2 모드경로신호(MPA2)를 수신할 수 있다. 전치펄스출력회로(239)는 래치회로(233)로부터 반전풀업신호(PUB)를 수신할 수 있으며, 구동신호생성회로(235)로부터 구동신호(DRV)를 수신할 수 있다. 전치펄스출력회로(239)는 제1 모드경로신호(MPA1), 제2 모드경로신호(MPA2), 구동신호(DRV) 및 반전풀업신호(PUB)를 토대로 전치펄스(PREP)를 생성할 수 있다. 전치펄스출력회로(239)는 제1 클럭모드에서 라이트동작 또는 리드동작이 수행될 때 구동신호(DRV)로부터 전치펄스(PREP)를 생성할 수 있다. 전치펄스출력회로(239)는 제2 클럭모드에서 라이트동작 또는 리드동작이 수행될 때 반전풀업신호(PUB)로부터 전치펄스(PREP)를 생성할 수 있다. 전치펄스출력회로(239)는 라이트레벨링동작이 수행될 때 반전풀업신호(PUB)로부터 전치펄스(PREP)를 생성할 수 있다. 전치펄스출력회로(239)는 제1 클럭모드에서 라이트동작 또는 리드동작이 수행될 때 제2 클럭모드에서 라이트동작 또는 리드동작이 수행되거나 라이트레벨링동작이 수행될 때보다 긴 펄스폭을 갖는 전치펄스(PREP)를 생성할 수 있다.
도 6은 본 발명의 일 예에 따른 래치회로(233A)의 회로도이다. 도 6에 도시된 바와 같이, 래치회로(233A)는 클럭구동기(241), 차동구동기(243), 풀업반전버퍼(245) 및 풀다운반전버퍼(247)를 포함할 수 있다. 클럭구동기(241)는 시스템클럭(CLK)이 로직로우레벨일 때 풀업신호(PU) 및 풀다운신호(PD)를 모두 로직하이레벨로 구동할 수 있다. 차동구동기(243)는 시스템클럭(CLK)이 로직하이레벨일 때 래치입력신호(LIN) 및 반전래치입력신호(LINB)를 차동증폭하여 풀업신호(PU) 및 풀다운신호(PD)를 구동할 수 있다. 차동구동기(243)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 풀업신호(PU)를 생성할 수 있다. 풀업반전버퍼(245)는 풀업신호(PU)를 반전버퍼링하여 반전풀업신호(PUB)를 생성할 수 있다. 차동구동기(243) 및 풀다운반전버퍼(247)는 시스템클럭(CLK) 및 래치입력신호(LIN)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 반전풀다운신호(PDB)를 생성할 수 있다.
도 7 내지 도 11은 본 발명의 일 예에 따른 전치펄스생성회로(119A)의 동작을 설명하기 위한 타이밍도들이다. 도 7 내지 도 11을 참고하여 제1 클럭모드에서 라이트동작이 수행될 때 전치펄스생성회로(119A)의 동작, 제2 클럭모드에서 라이트동작이 수행될 때 전치펄스생성회로(119A)의 동작, 제1 클럭모드에서 리드동작이 수행될 때 전치펄스생성회로(119A)의 동작, 제2 클럭모드에서 리드동작이 수행될 때 전치펄스생성회로(119A)의 동작, 및 라이트레벨링동작이 수행될 때 전치펄스생성회로(119A)의 동작을 나누어 설명하면 다음과 같다.
도 7에 도시된 바와 같이, 제1 클럭모드에서 라이트동작이 수행될 때 라이트시프팅펄스(WSPB)가 로직로우레벨로 활성화되는 T111~T113 구간동안 래치입력신호(LIN)는 로직로우레벨로 생성되고, 반전래치입력신호(LINB)는 로직하이레벨로 생성된다. 풀업신호(PU)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T112~T113 구간동안 로직로우레벨로 활성화된다. 반전풀다운신호(PDB)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T114~T115 구간동안 로직하이레벨로 활성화된다. 구동신호(DRV)는 풀업신호(PU)가 로직로우레벨로 활성화되는 T112 시점부터 반전풀다운신호(PDB)가 로직하이레벨로 활성화되는 T114 시점까지의 구간동안 로직하이레벨로 생성된다. 제1 클럭모드에서 제1 모드경로신호(MPA1)는 로직하이레벨로 설정되므로, 전치펄스(PREP)는 T112~T114 구간동안 구동신호(DRV)가 반전버퍼링되어 로직로우레벨로 생성된다.
도 8에 도시된 바와 같이, 제2 클럭모드에서 라이트동작이 수행될 때 라이트시프팅펄스(WSPB)가 로직로우레벨로 활성화되는 T121~T123 구간동안 래치입력신호(LIN)는 로직로우레벨로 생성되고, 반전래치입력신호(LINB)는 로직하이레벨로 생성된다. 풀업신호(PU)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T122~T123 구간동안 로직로우레벨로 활성화된다. 반전풀업신호(PUB)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T122~T123 구간동안 로직하이레벨로 활성화된다. 제2 클럭모드에서 제2 모드경로신호(MPA2)는 로직하이레벨로 설정되므로, 전치펄스(PREP)는 T122~T123 구간동안 반전풀업신호(PUB)가 반전버퍼링되어 로직로우레벨로 생성된다. 도 7 및 도 8을 참고하면 제1 클럭모드에서 라이트동작이 수행될 때 전치펄스생성회로(119A)에서 생성되는 전치펄스(PREP)의 펄스폭은 제2 클럭모드에서 라이트동작이 수행될 때 전치펄스생성회로(119A)에서 생성되는 전치펄스(PREP)의 펄스폭보다 2배 크게 설정됨을 확인할 수 있다.
도 9에 도시된 바와 같이, 제1 클럭모드에서 리드동작이 수행될 때 리드시프팅펄스(RSPB)가 로직로우레벨로 활성화되는 T131~T133 구간동안 래치입력신호(LIN)는 로직로우레벨로 생성되고, 반전래치입력신호(LINB)는 로직하이레벨로 생성된다. 풀업신호(PU)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T132~T133 구간동안 로직로우레벨로 활성화된다. 반전풀다운신호(PDB)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T134~T135 구간동안 로직하이레벨로 활성화된다. 구동신호(DRV)는 풀업신호(PU)가 로직로우레벨로 활성화되는 T132 시점부터 반전풀다운신호(PDB)가 로직하이레벨로 활성화되는 T134 시점까지의 구간동안 로직하이레벨로 생성된다. 제1 클럭모드에서 제1 모드경로신호(MPA1)는 로직하이레벨로 설정되므로, 전치펄스(PREP)는 T132~T134 구간동안 구동신호(DRV)가 반전버퍼링되어 로직로우레벨로 생성된다.
도 10에 도시된 바와 같이, 제2 클럭모드에서 리드동작이 수행될 때 리드시프팅펄스(RSPB)가 로직로우레벨로 활성화되는 T141~T143 구간동안 래치입력신호(LIN)는 로직로우레벨로 생성되고, 반전래치입력신호(LINB)는 로직하이레벨로 생성된다. 풀업신호(PU)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T142~T143 구간동안 로직로우레벨로 활성화된다. 반전풀업신호(PUB)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T142~T143 구간동안 로직하이레벨로 활성화된다. 제2 클럭모드에서 제2 모드경로신호(MPA2)는 로직하이레벨로 설정되므로, 전치펄스(PREP)는 T142~T143 구간동안 반전풀업신호(PUB)가 반전버퍼링되어 로직로우레벨로 생성된다. 도 9 및 도 10을 참고하면 제1 클럭모드에서 리드동작이 수행될 때 전치펄스생성회로(119A)에서 생성되는 전치펄스(PREP)의 펄스폭은 제2 클럭모드에서 리드동작이 수행될 때 전치펄스생성회로(119A)에서 생성되는 전치펄스(PREP)의 펄스폭보다 2배 크게 설정됨을 확인할 수 있다.
도 11에 도시된 바와 같이, 라이트레벨링동작이 수행될 때 라이트레벨링활성화신호(WLTB)가 로직로우레벨로 활성화되는 T151 시점 이후의 구간동안 래치입력신호(LIN)는 로직로우레벨로 생성되고, 반전래치입력신호(LINB)는 로직하이레벨로 생성된다. 풀업신호(PU)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T152~T153 및 T154~T155 구간동안 로직로우레벨로 활성화된다. 반전풀업신호(PUB)는 시스템클럭(CLK) 및 반전래치입력신호(LINB)가 모두 로직하이레벨인 T152~T153 및 T154~T155 구간동안 로직하이레벨로 활성화된다. 라이트레벨링동작이 수행될 때 제2 모드경로신호(MPA2)는 로직하이레벨로 설정되므로, 전치펄스(PREP)는 T152~T153 및 T154~T155 구간동안 반전풀업신호(PUB)가 반전버퍼링되어 로직로우레벨로 생성된다.
이상 살펴본 바와 같이, 전치펄스생성회로(119A)는 라이트동작, 리드동작 및 라이트레벨링동작에서 모두 동일한 경로를 통해 전치펄스(PREP)를 발생시키므로, 라이트동작 및 리드동작이 포함된 노멀동작과 라이트레벨링동작 간의 불일치(mismatch)를 최소화할 수 있다.
도 12는 본 발명의 일 예에 따른 라이트제어신호생성회로(123A)의 구성을 도시한 도면이다. 도 12에 도시된 바와 같이, 라이트제어신호생성회로(123A)는 제1 라이트래치입력신호생성회로(251), 제1 라이트래치회로(253), 제1 라이트구동회로(255), 제1 라이트제어신호래치(257), 제1 라이트리셋회로(259), 제2 라이트래치입력신호생성회로(261), 제2 라이트래치회로(263), 제2 라이트구동회로(265), 제2 라이트제어신호래치(267), 제2 라이트리셋회로(269)를 포함할 수 있다.
제1 라이트래치입력신호생성회로(251)는 라이트위상신호(WPH)를 토대로 제1 반전분주클럭(IBWCK) 및 전치펄스(PREP)로부터 제1 라이트래치클럭(WLCLK1), 제1 라이트래치입력신호(WLIN1) 및 제1 반전라이트래치입력신호(WLIN1B)을 생성할 수 있다. 제1 라이트래치입력신호생성회로(251)는 라이트위상신호(WPH)가 로직하이레벨로 입력되는 정위상 상태일 때 제1 반전분주클럭(IBWCK)을 버퍼링하여 제1 라이트래치클럭(WLCLK1)을 생성할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제1 라이트래치입력신호(WLIN1)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제1 반전라이트래치입력신호(WLIN1B)를 생성할 수 있다. 제1 라이트래치입력신호생성회로(251)는 라이트위상신호(WPH)가 로직로우레벨로 입력되는 역위상 상태일 때 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)를 로직로우레벨로 설정할 수 있고, 제1 반전라이트래치입력신호(WLIN1B)를 로직하이레벨로 설정할 수 있다.
제1 라이트래치회로(253)는 제1 라이트래치입력신호생성회로(251)에 연결되어, 제1 라이트래치입력신호생성회로(251)로부터 제1 라이트래치클럭(WLCLK1), 제1 라이트래치입력신호(WLIN1) 및 제1 반전라이트래치입력신호(WLIN1B)를 수신할 수 있다. 제1 라이트래치회로(253)는 제1 라이트래치클럭(WLCLK1), 제1 라이트래치입력신호(WLIN1) 및 제1 반전라이트래치입력신호(WLIN1B)를 토대로 제1 라이트풀업신호(WPU1) 및 제1 라이트풀다운신호(WPD1)를 생성할 수 있다. 제1 라이트래치회로(253)는 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)를 토대로 제1 라이트풀업신호(WPU1)를 생성할 수 있다. 일 예로, 제1 라이트래치회로(253)는 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제1 라이트풀업신호(WPU1)를 생성할 수 있다. 제1 라이트래치회로(253)는 제1 라이트래치클럭(WLCLK1) 및 제1 반전라이트래치입력신호(WLIN1B)를 토대로 제1 라이트풀다운신호(WPD1)를 생성할 수 있다. 일 예로, 제1 라이트래치회로(253)는 제1 라이트래치클럭(WLCLK1) 및 제1 반전라이트래치입력신호(WLIN1B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제1 라이트풀다운신호(WPD1)를 생성할 수 있다.
제1 라이트구동회로(255)는 제1 라이트래치회로(253)에 연결되어, 제1 라이트래치회로(253)로부터 제1 라이트풀업신호(WPU1) 및 제1 라이트풀다운신호(WPD1)를 수신할 수 있다. 제1 라이트구동회로(255)는 제1 라이트풀업신호(WPU1) 및 제1 라이트풀다운신호(WPD1)를 토대로 제1 라이트제어신호(WCNT1)를 구동할 수 있다. 제1 라이트구동회로(255)는 제1 라이트풀업신호(WPU1)를 토대로 제1 라이트제어신호(WCNT1)를 풀업 구동할 수 있고, 제1 라이트풀다운신호(WPD1)를 토대로 제1 라이트제어신호(WCNT1)를 풀다운 구동할 수 있다. 일 예로, 제1 라이트구동회로(255)는 제1 라이트풀업신호(WPU1)가 로직로우레벨로 활성화될 때 제1 라이트제어신호(WCNT1)를 로직하이레벨로 풀업 구동할 수 있고, 제1 라이트풀다운신호(WPD1)가 로직하이레벨로 활성화될 때 제1 라이트제어신호(WCNT1)를 로직로우레벨로 풀다운구동할 수 있다. 제1 라이트제어신호래치(257)는 제1 라이트제어신호(WCNT1)를 래치할 수 있다. 제1 라이트리셋회로(259)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 제1 라이트제어신호(WCNT1)를 초기화할 수 있다. 일 예로, 제1 라이트리셋회로(259)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 제1 라이트제어신호(WCNT1)를 로직로우레벨로 초기화할 수 있다.
제2 라이트래치입력신호생성회로(261)는 라이트위상신호(WPH)를 토대로 제1 분주클럭(IWCK) 및 전치펄스(PREP)로부터 제2 라이트래치클럭(WLCLK2), 제2 라이트래치입력신호(WLIN2) 및 제2 반전라이트래치입력신호(WLIN2B)을 생성할 수 있다. 제2 라이트래치입력신호생성회로(261)는 라이트위상신호(WPH)가 로직로우레벨로 입력되는 역위상 상태일 때 제1 분주클럭(IWCK)을 버퍼링하여 제2 라이트래치클럭(WLCLK2)을 생성할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제2 라이트래치입력신호(WLIN2)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제2 반전라이트래치입력신호(WLIN2B)를 생성할 수 있다. 제2 라이트래치입력신호생성회로(261)는 라이트위상신호(WPH)가 로직하이레벨로 입력되는 정위상 상태일 때 제2 라이트래치클럭(WLCLK2) 및 제2 라이트래치입력신호(WLIN2)를 로직로우레벨로 설정할 수 있고, 제2 반전라이트래치입력신호(WLIN2B)를 로직하이레벨로 설정할 수 있다.
제2 라이트래치회로(263)는 제2 라이트래치입력신호생성회로(261)에 연결되어, 제2 라이트래치입력신호생성회로(261)로부터 제2 라이트래치클럭(WLCLK2), 제2 라이트래치입력신호(WLIN2) 및 제2 반전라이트래치입력신호(WLIN2B)를 수신할 수 있다. 제2 라이트래치회로(263)는 제2 라이트래치클럭(WLCLK2), 제2 라이트래치입력신호(WLIN2) 및 제2 반전라이트래치입력신호(WLIN2B)를 토대로 제2 라이트풀업신호(WPU2) 및 제2 라이트풀다운신호(WPD2)를 생성할 수 있다. 제2 라이트래치회로(263)는 제2 라이트래치클럭(WLCLK2) 및 제2 라이트래치입력신호(WLIN2)를 토대로 제2 라이트풀업신호(WPU2)를 생성할 수 있다. 일 예로, 제2 라이트래치회로(263)는 제2 라이트래치클럭(WLCLK2) 및 제2 라이트래치입력신호(WLIN2)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제2 라이트풀업신호(WPU2)를 생성할 수 있다. 제2 라이트래치회로(263)는 제2 라이트래치클럭(WLCLK2) 및 제2 반전라이트래치입력신호(WLIN2B)를 토대로 제2 라이트풀다운신호(WPD2)를 생성할 수 있다. 일 예로, 제2 라이트래치회로(263)는 제2 라이트래치클럭(WLCLK2) 및 제2 반전라이트래치입력신호(WLIN2B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제2 라이트풀다운신호(WPD2)를 생성할 수 있다.
제2 라이트구동회로(265)는 제2 라이트래치회로(263)에 연결되어, 제2 라이트래치회로(263)로부터 제2 라이트풀업신호(WPU2) 및 제2 라이트풀다운신호(WPD2)를 수신할 수 있다. 제2 라이트구동회로(265)는 제2 라이트풀업신호(WPU2) 및 제2 라이트풀다운신호(WPD2)를 토대로 제2 라이트제어신호(WCNT2)를 구동할 수 있다. 제2 라이트구동회로(265)는 제2 라이트풀업신호(WPU2)를 토대로 제2 라이트제어신호(WCNT2)를 풀업 구동할 수 있고, 제2 라이트풀다운신호(WPD2)를 토대로 제2 라이트제어신호(WCNT2)를 풀다운 구동할 수 있다. 일 예로, 제2 라이트구동회로(265)는 제2 라이트풀업신호(WPU2)가 로직로우레벨로 활성화될 때 제2 라이트제어신호(WCNT2)를 로직하이레벨로 풀업 구동할 수 있고, 제2 라이트풀다운신호(WPD2)가 로직하이레벨로 활성화될 때 제2 라이트제어신호(WCNT2)를 로직로우레벨로 풀다운구동할 수 있다. 제2 라이트제어신호래치(267)는 제2 라이트제어신호(WCNT2)를 래치할 수 있다. 제2 라이트리셋회로(269)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 제2 라이트제어신호(WCNT2)를 초기화할 수 있다. 일 예로, 제2 라이트리셋회로(269)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 제2 라이트제어신호(WCNT2)를 로직로우레벨로 초기화할 수 있다.
도 13은 본 발명의 일 예에 따른 제1 라이트래치회로(253A)의 회로도이다. 도 13에 도시된 바와 같이, 제1 라이트래치회로(253A)는 라이트클럭구동기(311), 라이트차동구동기(313) 및 반전버퍼(315)를 포함할 수 있다. 라이트클럭구동기(311)는 제1 라이트래치클럭(WLCLK1)이 로직로우레벨일 때 제1 라이트풀업신호(WPU1)를 로직하이레벨로 구동할 수 있고, 제1 라이트풀다운신호(WPD1)를 로직로우레벨로 구동할 수 있다. 라이트차동구동기(313) 및 반전버퍼(315)는 제1 라이트래치클럭(WLCLK1)이 로직하이레벨일 때 제1 라이트래치입력신호(WLIN1) 및 제1 반전라이트래치입력신호(WLIN1B)를 차동증폭하여 제1 라이트풀업신호(WPU1) 및 제1 라이트풀다운신호(WPD1)를 구동할 수 있다. 라이트차동구동기(313)는 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제1 라이트풀업신호(WPU1)를 생성할 수 있다. 라이트차동구동기(313) 및 반전버퍼(315)는 제1 라이트래치클럭(WLCLK1) 및 제1 반전라이트래치입력신호(WLIN1B가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제1 라이트풀다운신호(WPD1)를 생성할 수 있다.
도 14 내지 도 17은 라이트제어신호생성회로(123A)의 동작을 설명하기 위한 타이밍도들이다. 도 14 내지 도 17을 참고하여 제1 클럭모드에서 정위상 상태로 라이트동작이 수행될 때 라이트제어신호생성회로(123A)의 동작, 제2 클럭모드에서 정위상 상태로 라이트동작이 수행될 때 라이트제어신호생성회로(123A)의 동작, 제1 클럭모드에서 역위상 상태로 라이트동작이 수행될 때 라이트제어신호생성회로(123A)의 동작, 제2 클럭모드에서 역위상 상태로 라이트동작이 수행될 때 라이트제어신호생성회로(123A)의 동작을 나누어 설명하면 다음과 같다.
도 14에 도시된 바와 같이, 제1 클럭모드에서 정위상 상태로 라이트동작이 수행될 때 라이트위상신호(WPH)는 로직하이레벨로 설정되고, 전치펄스(PREP)는 T211~T213 구간동안 로직로우레벨로 생성된다. 제1 라이트래치입력신호(WLIN1)는 T211~T213 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제1 반전라이트래치입력신호(WLIN1B)는 T211~T213 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제1 라이트래치클럭(WLCLK1)은 제1 반전분주클럭(IBWCK)이 버퍼링되어 생성된다. 제1 라이트풀업신호(WPU1)는 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)가 모두 로직하이레벨인 T212~T213 구간동안 로직로우레벨로 활성화된다. 제1 라이트풀다운신호(WPD1)는 제1 라이트래치클럭(WLCLK1) 및 제1 반전라이트래치입력신호(WLIN1B)가 모두 로직하이레벨인 T214 시점부터 로직하이레벨로 활성화된다. 제1 라이트제어신호(WCNT1)는 제1 라이트풀업신호(WPU1)가 로직로우레벨로 활성화되는 T212 시점부터 제1 라이트풀다운신호(WPD1)가 로직하이레벨로 활성화되는 T214 시점까지의 구간동안 로직하이레벨로 생성된다.
도 15에 도시된 바와 같이, 제2 클럭모드에서 정위상 상태로 라이트동작이 수행될 때 라이트위상신호(WPH)는 로직하이레벨로 설정되고, 전치펄스(PREP)는 T221~T223 구간동안 로직로우레벨로 생성된다. 제1 라이트래치입력신호(WLIN1)는 T221~T223 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전라이트래치입력신호(WLIN2B)는 T221~T223 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제1 라이트래치클럭(WLCLK1)은 제1 반전분주클럭(IBWCK)이 버퍼링되어 생성된다. 제1 라이트풀업신호(WPU1)는 제1 라이트래치클럭(WLCLK1) 및 제1 라이트래치입력신호(WLIN1)가 모두 로직하이레벨인 T222~T223 구간동안 로직로우레벨로 활성화된다. 제1 라이트풀다운신호(WPD1)는 제1 라이트래치클럭(WLCLK1) 및 제1 반전라이트래치입력신호(WLIN1B)가 모두 로직하이레벨인 T224 시점부터 로직하이레벨로 활성화된다. 제1 라이트제어신호(WCNT1)는 제1 라이트풀업신호(WPU1)가 로직로우레벨로 활성화되는 T222 시점부터 제1 라이트풀다운신호(WPD1)가 로직하이레벨로 활성화되는 T224 시점까지의 구간동안 로직하이레벨로 생성된다.
도 16에 도시된 바와 같이, 제1 클럭모드에서 역위상 상태로 라이트동작이 수행될 때 라이트위상신호(WPH)는 로직로우레벨로 설정되고, 전치펄스(PREP)는 T231~T233 구간동안 로직로우레벨로 생성된다. 제2 라이트래치입력신호(WLIN2)는 T231~T233 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전라이트래치입력신호(WLIN2B)는 T231~T233 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제2 라이트래치클럭(WLCLK2)은 제1 분주클럭(IWCK)이 버퍼링되어 생성된다. 제2 라이트풀업신호(WPU2)는 제2 라이트래치클럭(WLCLK2) 및 제2 라이트래치입력신호(WLIN2)가 모두 로직하이레벨인 T232~T233 구간동안 로직로우레벨로 활성화된다. 제2 라이트풀다운신호(WPD2)는 제2 라이트래치클럭(WLCLK2) 및 제2 반전라이트래치입력신호(WLIN2B)가 모두 로직하이레벨인 T234 시점부터 로직하이레벨로 활성화된다. 제2 라이트제어신호(WCNT2)는 제2 라이트풀업신호(WPU2)가 로직로우레벨로 활성화되는 T232 시점부터 제2 라이트풀다운신호(WPD2)가 로직하이레벨로 활성화되는 T234 시점까지의 구간동안 로직하이레벨로 생성된다.
도 17에 도시된 바와 같이, 제2 클럭모드에서 역위상 상태로 라이트동작이 수행될 때 라이트위상신호(WPH)는 로직로우레벨로 설정되고, 전치펄스(PREP)는 T241~T243 구간동안 로직로우레벨로 생성된다. 제2 라이트래치입력신호(WLIN2)는 T241~T243 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전라이트래치입력신호(WLIN2B)는 T243~T243 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제2 라이트래치클럭(WLCLK2)은 제1 분주클럭(IWCK)이 버퍼링되어 생성된다. 제2 라이트풀업신호(WPU2)는 제2 라이트래치클럭(WLCLK2) 및 제2 라이트래치입력신호(WLIN2)가 모두 로직하이레벨인 T242~T243 구간동안 로직로우레벨로 활성화된다. 제2 라이트풀다운신호(WPD2)는 제2 라이트래치클럭(WLCLK2) 및 제2 반전라이트래치입력신호(WLIN2B)가 모두 로직하이레벨인 T244 시점부터 로직하이레벨로 활성화된다. 제2 라이트제어신호(WCNT2)는 제2 라이트풀업신호(WPU2)가 로직로우레벨로 활성화되는 T242 시점부터 제2 라이트풀다운신호(WPD2)가 로직하이레벨로 활성화되는 T244 시점까지의 구간동안 로직하이레벨로 생성된다.
도 18은 본 발명의 일 예에 따른 리드제어신호생성회로의 구성을 도시한 도면이다.
도 18는 본 발명의 일 예에 따른 리드제어신호생성회로(125A)의 구성을 도시한 도면이다. 도 18에 도시된 바와 같이, 리드제어신호생성회로(125A)는 제1 리드래치입력신호생성회로(271), 제1 리드래치회로(273), 제1 리드구동회로(275), 제1 리드제어신호래치(277), 제1 리드리셋회로(279), 제2 리드래치입력신호생성회로(281), 제2 리드래치회로(283), 제2 리드구동회로(285), 제2 리드제어신호래치(287), 제2 리드리셋회로(289)를 포함할 수 있다.
제1 리드래치입력신호생성회로(271)는 리드위상신호(RPH)를 토대로 제1 반전분주클럭(IBWCK) 및 전치펄스(PREP)로부터 제1 리드래치클럭(RLCLK1), 제1 리드래치입력신호(RLIN1) 및 제1 반전리드래치입력신호(RLIN1B)을 생성할 수 있다. 제1 리드래치입력신호생성회로(271)는 리드위상신호(RPH)가 로직하이레벨로 입력되는 정위상 상태일 때 제1 반전분주클럭(IBWCK)을 버퍼링하여 제1 리드래치클럭(RLCLK1)을 생성할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제1 리드래치입력신호(RLIN1)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제1 반전리드래치입력신호(RLIN1B)를 생성할 수 있다. 제1 리드래치입력신호생성회로(271)는 리드위상신호(RPH)가 로직로우레벨로 입력되는 역위상 상태일 때 제1 리드래치클럭(RLCLK1) 및 제1 리드래치입력신호(RLIN1)를 로직로우레벨로 설정할 수 있고, 제1 반전리드래치입력신호(RLIN1B)를 로직하이레벨로 설정할 수 있다.
제1 리드래치회로(273)는 제1 리드래치입력신호생성회로(271)에 연결되어, 제1 리드래치입력신호생성회로(271)로부터 제1 리드래치클럭(RLCLK1), 제1 리드래치입력신호(RLIN1) 및 제1 반전리드래치입력신호(RLIN1B)를 수신할 수 있다. 제1 리드래치회로(273)는 제1 리드래치클럭(RLCLK1), 제1 리드래치입력신호(RLIN1) 및 제1 반전리드래치입력신호(RLIN1B)를 토대로 제1 리드풀업신호(RPU1) 및 제1 리드풀다운신호(RPD1)를 생성할 수 있다. 제1 리드래치회로(273)는 제1 리드래치클럭(RLCLK1) 및 제1 리드래치입력신호(RLIN1)를 토대로 제1 리드풀업신호(RPU1)를 생성할 수 있다. 일 예로, 제1 리드래치회로(273)는 제1 리드래치클럭(RLCLK1) 및 제1 리드래치입력신호(RLIN1)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제1 리드풀업신호(RPU1)를 생성할 수 있다. 제1 리드래치회로(273)는 제1 리드래치클럭(RLCLK1) 및 제1 반전리드래치입력신호(RLIN1B)를 토대로 제1 리드풀다운신호(RPD1)를 생성할 수 있다. 일 예로, 제1 리드래치회로(273)는 제1 리드래치클럭(RLCLK1) 및 제1 반전리드래치입력신호(RLIN1B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제1 리드풀다운신호(RPD1)를 생성할 수 있다.
제1 리드구동회로(275)는 제1 리드래치회로(273)에 연결되어, 제1 리드래치회로(273)로부터 제1 리드풀업신호(RPU1) 및 제1 리드풀다운신호(RPD1)를 수신할 수 있다. 제1 리드구동회로(275)는 제1 리드풀업신호(RPU1) 및 제1 리드풀다운신호(RPD1)를 토대로 제1 리드제어신호(RCNT1)를 구동할 수 있다. 제1 리드구동회로(275)는 제1 리드풀업신호(RPU1)를 토대로 제1 리드제어신호(RCNT1)를 풀업 구동할 수 있고, 제1 리드풀다운신호(RPD1)를 토대로 제1 리드제어신호(RCNT1)를 풀다운 구동할 수 있다. 일 예로, 제1 리드구동회로(275)는 제1 리드풀업신호(RPU1)가 로직로우레벨로 활성화될 때 제1 리드제어신호(RCNT1)를 로직하이레벨로 풀업 구동할 수 있고, 제1 리드풀다운신호(RPD1)가 로직하이레벨로 활성화될 때 제1 리드제어신호(RCNT1)를 로직로우레벨로 풀다운구동할 수 있다. 제1 리드제어신호래치(277)는 제1 리드제어신호(RCNT1)를 래치할 수 있다. 제1 리드리셋회로(279)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 제1 리드제어신호(RCNT1)를 초기화할 수 있다. 일 예로, 제1 리드리셋회로(279)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 제1 리드제어신호(RCNT1)를 로직로우레벨로 초기화할 수 있다.
제2 리드래치입력신호생성회로(281)는 리드위상신호(RPH)를 토대로 제1 분주클럭(IWCK) 및 전치펄스(PREP)로부터 제2 리드래치클럭(RLCLK2), 제2 리드래치입력신호(RLIN2) 및 제2 반전리드래치입력신호(RLIN2B)을 생성할 수 있다. 제2 리드래치입력신호생성회로(281)는 리드위상신호(RPH)가 로직로우레벨로 입력되는 역위상 상태일 때 제1 분주클럭(IWCK)을 버퍼링하여 제2 리드래치클럭(RLCLK2)을 생성할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제2 리드래치입력신호(RLIN2)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제2 반전리드래치입력신호(RLIN2B)를 생성할 수 있다. 제2 리드래치입력신호생성회로(281)는 리드위상신호(RPH)가 로직하이레벨로 입력되는 정위상 상태일 때 제2 리드래치클럭(RLCLK2) 및 제2 리드래치입력신호(RLIN2)를 로직로우레벨로 설정할 수 있고, 제2 반전리드래치입력신호(RLIN2B)를 로직하이레벨로 설정할 수 있다.
제2 리드래치회로(283)는 제2 리드래치입력신호생성회로(281)에 연결되어, 제2 리드래치입력신호생성회로(281)로부터 제2 리드래치클럭(RLCLK2), 제2 리드래치입력신호(RLIN2) 및 제2 반전리드래치입력신호(RLIN2B)를 수신할 수 있다. 제2 리드래치회로(283)는 제2 리드래치클럭(RLCLK2), 제2 리드래치입력신호(RLIN2) 및 제2 반전리드래치입력신호(RLIN2B)를 토대로 제2 리드풀업신호(RPU2) 및 제2 리드풀다운신호(RPD2)를 생성할 수 있다. 제2 리드래치회로(283)는 제2 리드래치클럭(RLCLK2) 및 제2 리드래치입력신호(RLIN2)를 토대로 제2 리드풀업신호(RPU2)를 생성할 수 있다. 일 예로, 제2 리드래치회로(283)는 제2 리드래치클럭(RLCLK2) 및 제2 리드래치입력신호(RLIN2)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제2 리드풀업신호(RPU2)를 생성할 수 있다. 제2 리드래치회로(283)는 제2 리드래치클럭(RLCLK2) 및 제2 반전리드래치입력신호(RLIN2B)를 토대로 제2 리드풀다운신호(RPD2)를 생성할 수 있다. 일 예로, 제2 리드래치회로(283)는 제2 리드래치클럭(RLCLK2) 및 제2 반전리드래치입력신호(RLIN2B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제2 리드풀다운신호(RPD2)를 생성할 수 있다.
제2 리드구동회로(285)는 제2 리드래치회로(283)에 연결되어, 제2 리드래치회로(283)로부터 제2 리드풀업신호(RPU2) 및 제2 리드풀다운신호(RPD2)를 수신할 수 있다. 제2 리드구동회로(285)는 제2 리드풀업신호(RPU2) 및 제2 리드풀다운신호(RPD2)를 토대로 제2 리드제어신호(RCNT2)를 구동할 수 있다. 제2 리드구동회로(285)는 제2 리드풀업신호(RPU2)를 토대로 제2 리드제어신호(RCNT2)를 풀업 구동할 수 있고, 제2 리드풀다운신호(RPD2)를 토대로 제2 리드제어신호(RCNT2)를 풀다운 구동할 수 있다. 일 예로, 제2 리드구동회로(285)는 제2 리드풀업신호(RPU2)가 로직로우레벨로 활성화될 때 제2 리드제어신호(RCNT2)를 로직하이레벨로 풀업 구동할 수 있고, 제2 리드풀다운신호(RPD2)가 로직하이레벨로 활성화될 때 제2 리드제어신호(RCNT2)를 로직로우레벨로 풀다운구동할 수 있다. 제2 리드제어신호래치(287)는 제2 리드제어신호(RCNT2)를 래치할 수 있다. 제2 리드리셋회로(289)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 제2 리드제어신호(RCNT2)를 초기화할 수 있다. 일 예로, 제2 리드리셋회로(289)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 제2 리드제어신호(RCNT2)를 로직로우레벨로 초기화할 수 있다.
도 19 내지 도 22는 리드제어신호생성회로(125A)의 동작을 설명하기 위한 타이밍도들이다. 도 19 내지 도 22를 참고하여 제1 클럭모드에서 정위상 상태로 리드동작이 수행될 때 리드제어신호생성회로(125A)의 동작, 제2 클럭모드에서 정위상 상태로 리드동작이 수행될 때 리드제어신호생성회로(125A)의 동작, 제1 클럭모드에서 역위상 상태로 리드동작이 수행될 때 리드제어신호생성회로(125A)의 동작, 제2 클럭모드에서 역위상 상태로 리드동작이 수행될 때 리드제어신호생성회로(125A)의 동작을 나누어 설명하면 다음과 같다.
도 19에 도시된 바와 같이, 제1 클럭모드에서 정위상 상태로 리드동작이 수행될 때 리드위상신호(RPH)는 로직하이레벨로 설정되고, 전치펄스(PREP)는 T251~T253 구간동안 로직로우레벨로 생성된다. 제1 리드래치입력신호(RLIN1)는 T251~T253 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제1 반전리드래치입력신호(RLIN1B)는 T251~T253 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제1 리드래치클럭(RLCLK1)은 제1 반전분주클럭(IBWCK)이 버퍼링되어 생성된다. 제1 리드풀업신호(RPU1)는 제1 리드래치클럭(RLCLK1) 및 제1 리드래치입력신호(RLIN1)가 모두 로직하이레벨인 T252~T253 구간동안 로직로우레벨로 활성화된다. 제1 리드풀다운신호(RPD1)는 제1 리드래치클럭(RLCLK1) 및 제1 반전리드래치입력신호(RLIN1B)가 모두 로직하이레벨인 T254 시점부터 로직하이레벨로 활성화된다. 제1 리드제어신호(RCNT1)는 제1 리드풀업신호(RPU1)가 로직로우레벨로 활성화되는 T252 시점부터 제1 리드풀다운신호(RPD1)가 로직하이레벨로 활성화되는 T254 시점까지의 구간동안 로직하이레벨로 생성된다.
도 20에 도시된 바와 같이, 제2 클럭모드에서 정위상 상태로 리드동작이 수행될 때 리드위상신호(RPH)는 로직하이레벨로 설정되고, 전치펄스(PREP)는 T261~T263 구간동안 로직로우레벨로 생성된다. 제1 리드래치입력신호(RLIN1)는 T261~T263 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전리드래치입력신호(RLIN2B)는 T261~T263 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제1 리드래치클럭(RLCLK1)은 제1 반전분주클럭(IBWCK)이 버퍼링되어 생성된다. 제1 리드풀업신호(RPU1)는 제1 리드래치클럭(RLCLK1) 및 제1 리드래치입력신호(RLIN1)가 모두 로직하이레벨인 T262~T263 구간동안 로직로우레벨로 활성화된다. 제1 리드풀다운신호(RPD1)는 제1 리드래치클럭(RLCLK1) 및 제1 반전리드래치입력신호(RLIN1B)가 모두 로직하이레벨인 T264 시점부터 로직하이레벨로 활성화된다. 제1 리드제어신호(RCNT1)는 제1 리드풀업신호(RPU1)가 로직로우레벨로 활성화되는 T262 시점부터 제1 리드풀다운신호(RPD1)가 로직하이레벨로 활성화되는 T264 시점까지의 구간동안 로직하이레벨로 생성된다.
도 21에 도시된 바와 같이, 제1 클럭모드에서 역위상 상태로 리드동작이 수행될 때 리드위상신호(RPH)는 로직로우레벨로 설정되고, 전치펄스(PREP)는 T271~T273 구간동안 로직로우레벨로 생성된다. 제2 리드래치입력신호(RLIN2)는 T271~T273 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전리드래치입력신호(RLIN2B)는 T271~T273 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제2 리드래치클럭(RLCLK2)은 제1 분주클럭(IWCK)이 버퍼링되어 생성된다. 제2 리드풀업신호(RPU2)는 제2 리드래치클럭(RLCLK2) 및 제2 리드래치입력신호(RLIN2)가 모두 로직하이레벨인 T272~T273 구간동안 로직로우레벨로 활성화된다. 제2 리드풀다운신호(RPD2)는 제2 리드래치클럭(RLCLK2) 및 제2 반전리드래치입력신호(RLIN2B)가 모두 로직하이레벨인 T274 시점부터 로직하이레벨로 활성화된다. 제2 리드제어신호(RCNT2)는 제2 리드풀업신호(RPU2)가 로직로우레벨로 활성화되는 T272 시점부터 제2 리드풀다운신호(RPD2)가 로직하이레벨로 활성화되는 T274 시점까지의 구간동안 로직하이레벨로 생성된다.
도 22에 도시된 바와 같이, 제2 클럭모드에서 역위상 상태로 리드동작이 수행될 때 리드위상신호(RPH)는 로직로우레벨로 설정되고, 전치펄스(PREP)는 T281~T283 구간동안 로직로우레벨로 생성된다. 제2 리드래치입력신호(RLIN2)는 T281~T283 구간동안 전치펄스(PREP)가 반전버퍼링되어 로직하이레벨로 생성되고, 제2 반전리드래치입력신호(RLIN2B)는 T281~T283 구간동안 전치펄스(PREP)가 버퍼링되어 로직로우레벨로 생성된다. 제2 리드래치클럭(RLCLK2)은 제1 분주클럭(IWCK)이 버퍼링되어 생성된다. 제2 리드풀업신호(RPU2)는 제2 리드래치클럭(RLCLK2) 및 제2 리드래치입력신호(RLIN2)가 모두 로직하이레벨인 T282~T283 구간동안 로직로우레벨로 활성화된다. 제2 리드풀다운신호(RPD2)는 제2 리드래치클럭(RLCLK2) 및 제2 반전리드래치입력신호(RLIN2B)가 모두 로직하이레벨인 T284 시점부터 로직하이레벨로 활성화된다. 제2 리드제어신호(RCNT2)는 제2 리드풀업신호(RPU2)가 로직로우레벨로 활성화되는 T282 시점부터 제2 리드풀다운신호(RPD2)가 로직하이레벨로 활성화되는 T284 시점까지의 구간동안 로직하이레벨로 생성된다.
도 23은 본 발명의 일 예에 따른 라이트레벨링제어회로(127A)의 구성을 도시한 도면이다. 도 23에 도시된 바와 같이, 라이트레벨링제어회로(127A)는 제1 레벨링래치입력신호생성회로(311), 제1 레벨링래치회로(313), 제1 레벨링구동회로(315), 제2 레벨링래치입력신호생성회로(317), 제2 레벨링래치회로(319), 제2 레벨링구동회로(321), 위상데이터리셋회로(323) 및 위상데이터래치(325)를 포함할 수 있다.
제1 레벨링래치입력신호생성회로(311)는 라이트레벨링활성화신호(WLTB)를 토대로 제1 반전분주클럭(IBWCK), 제2 반전분주클럭(QBWCK) 및 전치펄스(PREP)로부터 제1 레벨링래치클럭(LLCLK1), 제1 레벨링래치입력신호(LLIN1) 및 제1 반전레벨링래치입력신호(LLIN1B)를 생성할 수 있다. 제1 레벨링래치입력신호생성회로(311)는 라이트레벨링동작이 수행되어 로직로우레벨의 라이트레벨링활성화신호(WLTB)가 입력될 때 제2 반전분주클럭(QBWCK)의 반전신호 및 제1 반전분주클럭(IBWCK)의 논리곱 연산 결과를 제1 레벨링래치클럭(LLCLK1)으로 출력할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제1 레벨링래치입력신호(LLIN1)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제1 반전레벨링래치입력신호(LLIN1B)를 생성할 수 있다. 제1 레벨링래치입력신호생성회로(311)는 라이트레벨링동작이 수행되지 않아 로직하이레벨의 라이트레벨링활성화신호(WLTB)가 입력될 때 제1 레벨링래치클럭(LLCLK1) 및 제1 레벨링래치입력신호(LLIN1)를 로직로우레벨로 설정할 수 있고, 제1 반전레벨링래치입력신호(LLIN1B)를 로직하이레벨로 설정할 수 있다.
제1 레벨링래치회로(313)는 제1 레벨링래치입력신호생성회로(311)에 연결되어, 제1 레벨링래치입력신호생성회로(311)로부터 제1 레벨링래치클럭(LLCLK1), 제1 레벨링래치입력신호(LLIN1) 및 제1 반전레벨링래치입력신호(LLIN1B)를 수신할 수 있다. 제1 레벨링래치회로(313)는 제1 레벨링래치클럭(LLCLK1), 제1 레벨링래치입력신호(LLIN1) 및 제1 반전레벨링래치입력신호(LLIN1B)를 토대로 제1 레벨링풀업신호(LPU1) 및 제1 레벨링풀다운신호(LPD1)를 생성할 수 있다. 제1 레벨링래치회로(313)는 제1 레벨링래치클럭(LLCLK1) 및 제1 레벨링래치입력신호(LLIN1)를 토대로 제1 레벨링풀업신호(LPU1)를 생성할 수 있다. 일 예로, 제1 레벨링래치회로(313)는 제1 레벨링래치클럭(LLCLK1) 및 제1 레벨링래치입력신호(LLIN1)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제1 레벨링풀업신호(LPU1)를 생성할 수 있다. 제1 레벨링래치회로(313)는 제1 레벨링래치클럭(LLCLK1) 및 제1 반전레벨링래치입력신호(LLIN1B)를 토대로 제1 레벨링풀다운신호(LPD1)를 생성할 수 있다. 일 예로, 제1 레벨링래치회로(313)는 제1 레벨링래치클럭(LLCLK1) 및 제1 반전레벨링래치입력신호(LLIN1B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제1 레벨링풀다운신호(LPD1)를 생성할 수 있다.
제1 레벨링구동회로(315)는 제1 레벨링래치회로(313)에 연결되어, 제1 레벨링래치회로(313)로부터 제1 레벨링풀업신호(LPU1) 및 제1 레벨링풀다운신호(LPD1)를 수신할 수 있다. 제1 레벨링구동회로(315)는 제1 레벨링풀업신호(LPU1) 및 제1 레벨링풀다운신호(LPD1)를 토대로 노드(nd31)의 신호를 구동할 수 있다. 제1 레벨링구동회로(315)는 제1 레벨링풀업신호(LPU1)를 토대로 노드(nd31)의 신호를 풀업 구동할 수 있고, 제1 레벨링풀다운신호(LPD1)를 토대로 노드(nd31)의 신호를 풀다운 구동할 수 있다. 일 예로, 제1 레벨링구동회로(315)는 제1 레벨링풀업신호(LPU1)가 로직로우레벨로 활성화될 때 노드(nd31)의 신호를 로직하이레벨로 풀업 구동할 수 있고, 제1 레벨링풀다운신호(LPD1)가 로직하이레벨로 활성화될 때 노드(nd31)의 신호를 로직로우레벨로 풀다운구동할 수 있다. 제1 위상데이터래치(317)는 제1 라이트제어신호(WCNT1)를 래치할 수 있다.
제2 레벨링래치입력신호생성회로(317)는 라이트레벨링활성화신호(WLTB)를 토대로 제1 분주클럭(IWCK), 제2 분주클럭(QWCK) 및 전치펄스(PREP)로부터 제2 레벨링래치클럭(LLCLK2), 제2 레벨링래치입력신호(LLIN2) 및 제2 반전레벨링래치입력신호(LLIN2B)를 생성할 수 있다. 제2 레벨링래치입력신호생성회로(317)는 라이트레벨링동작이 수행되어 로직로우레벨의 라이트레벨링활성화신호(WLTB)가 입력될 때 제2 분주클럭(QWCK)의 반전신호 및 제1 분주클럭(IWCK)의 논리곱 연산 결과를 제2 레벨링래치클럭(LLCLK2)으로 출력할 수 있고, 전치펄스(PREP)를 반전버퍼링하여 제2 레벨링래치입력신호(LLIN2)를 생성할 수 있으며, 전치펄스(PREP)를 버퍼링하여 제2 반전레벨링래치입력신호(LLIN2B)를 생성할 수 있다. 제2 레벨링래치입력신호생성회로(317)는 라이트레벨링동작이 수행되지 않아 로직하이레벨의 라이트레벨링활성화신호(WLTB)가 입력될 때 제2 레벨링래치클럭(LLCLK2) 및 제2 레벨링래치입력신호(LLIN2)를 로직로우레벨로 설정할 수 있고, 제2 반전레벨링래치입력신호(LLIN2B)를 로직하이레벨로 설정할 수 있다.
제2 레벨링래치회로(319)는 제2 레벨링래치입력신호생성회로(317)에 연결되어, 제2 레벨링래치입력신호생성회로(317)로부터 제2 레벨링래치클럭(LLCLK2), 제2 레벨링래치입력신호(LLIN2) 및 제2 반전레벨링래치입력신호(LLIN2B)를 수신할 수 있다. 제2 레벨링래치회로(319)는 제2 레벨링래치클럭(LLCLK2), 제2 레벨링래치입력신호(LLIN2) 및 제2 반전레벨링래치입력신호(LLIN2B)를 토대로 제2 레벨링풀업신호(LPU2) 및 제2 레벨링풀다운신호(LPD2)를 생성할 수 있다. 제2 레벨링래치회로(319)는 제2 레벨링래치클럭(LLCLK2) 및 제2 레벨링래치입력신호(LLIN2)를 토대로 제2 레벨링풀업신호(LPU2)를 생성할 수 있다. 일 예로, 제2 레벨링래치회로(319)는 제2 레벨링래치클럭(LLCLK2) 및 제2 레벨링래치입력신호(LLIN2)가 모두 로직하이레벨일 때 로직로우레벨로 활성화되는 제2 레벨링풀업신호(LPU2)를 생성할 수 있다. 제2 레벨링래치회로(319)는 제2 레벨링래치클럭(LLCLK2) 및 제2 반전레벨링래치입력신호(LLIN2B)를 토대로 제2 레벨링풀다운신호(LPD2)를 생성할 수 있다. 일 예로, 제2 레벨링래치회로(319)는 제2 레벨링래치클럭(LLCLK2) 및 제2 반전레벨링래치입력신호(LLIN2B)가 모두 로직하이레벨일 때 로직하이레벨로 활성화되는 제2 레벨링풀다운신호(LPD2)를 생성할 수 있다.
제2 레벨링구동회로(321)는 제2 레벨링래치회로(319)에 연결되어, 제2 레벨링래치회로(319)로부터 제2 레벨링풀업신호(LPU2) 및 제2 레벨링풀다운신호(LPD2)를 수신할 수 있다. 제2 레벨링구동회로(321)는 제2 레벨링풀업신호(LPU2) 및 제2 레벨링풀다운신호(LPD2)를 토대로 노드(nd31)의 신호를 구동할 수 있다. 제2 레벨링구동회로(321)는 제2 레벨링풀업신호(LPU2)를 토대로 노드(nd31)의 신호를 풀업 구동할 수 있고, 제2 레벨링풀다운신호(LPD2)를 토대로 노드(nd31)의 신호를 풀다운 구동할 수 있다. 일 예로, 제2 레벨링구동회로(321)는 제2 레벨링풀업신호(LPU2)가 로직로우레벨로 활성화될 때 노드(nd31)의 신호를 로직하이레벨로 풀업 구동할 수 있고, 제2 레벨링풀다운신호(LPD2)가 로직하이레벨로 활성화될 때 노드(nd31)의 신호를 로직로우레벨로 풀다운구동할 수 있다. 위상데이터리셋회로(323)는 초기화동작 시 활성화되는 리셋신호(RST)를 토대로 노드(nd31)의 신호를 초기화할 수 있다. 일 예로, 위상데이터리셋회로(323)는 리셋신호(RST)가 로직하이레벨로 활성화될 때 노드(nd31)의 신호를 로직하이레벨로 초기화할 수 있다. 위상데이터래치(325)는 노드(nd31)의 신호를 반전버퍼링하여 노드(nd32)를 통해 감지데이터(PDQ)를 출력할 수 있다. 위상데이터래치(325)는 노드(nd31)의 신호 및 감지데이터(PDQ)를 래치할 수 있다.
도 24 및 도 25는 라이트레벨링제어회로(127A)에 의해 수행되는 라이트레벨링동작을 설명하기 위한 타이밍도이다. 라이트레벨링동작은 시스템클럭(CLK)과 데이터클럭(WCK)의 주파수 비가 1:2로 설정된 상태에서 수행될 수 있다.
도 24에 도시된 바와 같이, 데이터클럭(WCK)의 위상이 시스템클럭(CLK)의 위상보다 td1 구간만큼 늦게 설정된 상태에서 라이트레벨링동작이 수행될 때 제1 레벨링래치클럭(LLCLK1)은 제2 반전분주클럭(QBWCK)이 로직로우레벨이고, 제2 반전분주클럭(IBWCK)이 로직하이레벨일 때 로직하이레벨로 설정되고, 제2 레벨링래치클럭(LLCLK2)은 제2 분주클럭(QWCK)이 로직로우레벨이고, 제1 분주클럭(IWCK)이 로직하이레벨일 때 로직하이레벨로 설정된다. 또한, 라이트레벨링동작이 수행될 때 제1 레벨링래치입력신호(LLIN1) 및 제2 레벨링래치입력신호(LLIN2)는 전치펄스(PREP)가 반전버퍼링되어 생성되고, 제1 반전레벨링래치입력신호(LLIN1B) 및 제2 반전레벨링래치입력신호(LLIN2B)는 전치펄스(PREP)가 버퍼링되어 생성된다. 감지데이터(PDQ)는 제1 레벨링래치클럭(LLCLK1) 및 제1 반전레벨링래치입력신호(LLIN1B)가 모두 로직하이레벨일 때 로직하이레벨로 풀업구동되고, 제2 레벨링래치클럭(LLCLK2) 및 제2 레벨링래치입력신호(LLIN2)가 모두 로직하이레벨일 때 로직로우레벨로 풀다운구동된다. 라이트레벨링동작은 데이터클럭(WCK)이 토글링하는 T311~T312 구간동안 감지데이터(PDQ)가 생성되는 방식으로 수행된다. T311~T312 구간은 데이터클럭(WCK)의 7.5 주기구간(7.5 tCK)을 갖는 라이트레벨링구간으로 설정될 수 있다. 라이트레벨링동작이 종료되는 T312 시점에서 감지데이터(PDQ)는 로직하이레벨로 생성된다. 컨트롤러(도 1의 11)는 로직하이레벨의 감지데이터(PDQ)를 수신하여 데이터클럭(WCK)의 위상이 시스템클럭(CLK)의 위상보다 늦게 설정되어 있음을 확인하고, 데이터클럭(WCK)의 위상을 빠르게 변화시켜 반도체장치(도 1의 13)에 인가할 수 있다.
도 25에 도시된 바와 같이, 데이터클럭(WCK)의 위상이 시스템클럭(CLK)의 위상보다 td2 구간만큼 빠르게 설정된 상태에서 라이트레벨링동작이 수행될 때 제1 레벨링래치클럭(LLCLK1)은 제2 반전분주클럭(QBWCK)이 로직로우레벨이고, 제2 반전분주클럭(IBWCK)이 로직하이레벨일 때 로직하이레벨로 설정되고, 제2 레벨링래치클럭(LLCLK2)은 제2 분주클럭(QWCK)이 로직로우레벨이고, 제1 분주클럭(IWCK)이 로직하이레벨일 때 로직하이레벨로 설정된다. 또한, 라이트레벨링동작이 수행될 때 제1 레벨링래치입력신호(LLIN1) 및 제2 레벨링래치입력신호(LLIN2)는 전치펄스(PREP)가 반전버퍼링되어 생성되고, 제1 반전레벨링래치입력신호(LLIN1B) 및 제2 반전레벨링래치입력신호(LLIN2B)는 전치펄스(PREP)가 버퍼링되어 생성된다. 감지데이터(PDQ)는 제2 레벨링래치클럭(LLCLK2) 및 제2 반전레벨링래치입력신호(LLIN2B)가 모두 로직하이레벨일 때 로직하이레벨로 풀업구동되고, 제1 레벨링래치클럭(LLCLK1) 및 제1 레벨링래치입력신호(LLIN1)가 모두 로직하이레벨일 때 로직로우레벨로 풀다운구동된다. 라이트레벨링동작은 데이터클럭(WCK)이 토글링하는 T321~T322 구간동안 감지데이터(PDQ)가 생성되는 방식으로 수행된다. T321~T322 구간은 데이터클럭(WCK)의 7.5 주기구간(7.5 tCK)을 갖는 라이트레벨링구간으로 설정될 수 있다. 라이트레벨링동작이 종료되는 T322 시점에서 감지데이터(PDQ)는 로직로우레벨로 생성된다. 컨트롤러(도 1의 11)는 로직로우레벨의 감지데이터(PDQ)를 수신하여 데이터클럭(WCK)의 위상이 시스템클럭(CLK)의 위상보다 빠르게 설정되어 있음을 확인하고, 데이터클럭(WCK)의 위상을 느리게 변화시켜 반도체장치(도 1의 13)에 인가할 수 있다.
이상 살펴본 바와 같이 구성된 반도체시스템(1)은 라이트동작 및 리드동작이 포함된 노멀동작과 라이트레벨링동작이 동일한 전치펄스(PREP)를 토대로 수행되므로, 노멀동작과 라이트레벨링동작 간의 불일치(mismatch)를 최소화할 수 있다.
도 26 내지 도 28은 본 발명의 일 예에 따른 라이트레벨링동작을 설명하기 위한 도면들이다.
도 26 및 도 27을 참고하면 라이트레벨링동작에 진입(WCK2CK entry)하기 전 제1 대기구간(tWLWCKON) 동안 데이터클럭(WCK_c, WCK_t)이 기설정된 로직레벨로 구동(S111)되어, 컨트롤러(도1의 11)로부터 반도체장치(13)에 인가될 수 있다. 라이트레벨링동작(WCK2CK)에 진입(S113)하고, 제2 대기구간(tWL_MRD) 동안 데이터클럭(WCK_c, WCK_t)은 기설정된 로직레벨을 유지할 수 있다. 제2 대기구간(tWL_MRD)이 경과된 후 데이터클럭(WCK_c, WCK_t)은 7.5 주기구간(7.5 tCK)으로 설정된 라이트레벨링구간(tWCKTGGL)동안 토글링(S115)된다. 라이트레벨링구간(tWCKTGGL)동안 데이터클럭(WCK_c, WCK_t) 및 시스템클럭(CLK) 간의 위상 차이에 대한 정보를 토대로 감지데이터(PDQ)가 생성된다.(S117) 감지데이터(PDQ)의 로직레벨이 천이되었는지 여부를 판단(S118)하여 감지데이터(PDQ)의 로직레벨이 천이되지 않았을 때 컨트롤러(도 1의 11)는 감지데이터(PDQ)를 토대로 데이터클럭(WCK_c, WCK_t)의 위상을 변화시킬 수 있다.(S119) 감지데이터(PDQ)의 로직레벨이 천이되지 않는 구간동안 컨트롤러(도 1의 11)가 감지데이터(PDQ)를 토대로 데이터클럭(WCK_c, WCK_t)의 위상을 변화시키는 일련의 동작들(S115, S117, S118, S119)은 반복되어 수행된다.
도 26 및 도 28을 참고하면 컨트롤러(도 1의 11)는 감지데이터(PDQ)의 로직레벨이 천이될 때 라이트레벨링동작으로부터 탈출(WCK2CK exit)하도록 반도체장치(도 1의 13)를 제어할 수 있다.(S121)
이제까지 본 발명에 대하여 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
111: 커맨드생성회로 113: 모드레지스터
115: 라이트시프팅펄스생성회로 117: 리드시프팅펄스생성회로
119: 전치펄스생성회로 121: 데이터클럭분주회로
123: 라이트제어신호생성회로 125: 리드제어신호생성회로
127: 라이트레벨링제어회로 129: 입출력제어회로
211: 라이트시프팅회로 213: 라이트시프팅펄스선택회로
221: 리드시프팅회로 223: 리드시프팅펄스선택회로
231: 모드경로신호생성회로 232: 래치입력신호생성회로
233: 래치회로 235: 구동신호생성회로
236: 구동신호래치 237: 리셋회로
239: 전치펄스출력회로

Claims (37)

  1. 라이트시프팅펄스 및 라이트레벨링활성화신호를 토대로 전치펄스를 생성하는 전치펄스생성회로;
    상기 전치펄스 및 분주클럭을 토대로 라이트제어신호를 생성하는 라이트제어신호생성회로; 및
    상기 전치펄스 및 상기 분주클럭을 토대로 데이터클럭 및 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 감지데이터를 생성하는 라이트레벨링제어회로를 포함하는 반도체장치.
  2. 제 1 항에 있어서,
    라이트코드 및 상기 시스템클럭을 토대로 라이트커맨드를 시프팅하여 상기 라이트시프팅펄스를 생성하는 라이트시프팅펄스생성회로를 더 포함하는 반도체장치.
  3. 제 2 항에 있어서,
    모드레지스터라이트동작에서 외부제어신호로부터 상기 라이트코드를 추출하여 저장하는 모드레지스터를 더 포함하되,
    상기 라이트코드는 상기 라이트커맨드가 시프팅되는 라이트시프팅구간을 설정하기 위한 로직비트셋을 갖는 비트들을 포함하는 반도체장치.
  4. 제 1 항에 있어서, 상기 전치펄스생성회로는
    라이트동작이 수행될 때 상기 라이트시프팅펄스로부터 상기 전치펄스를 생성하고,
    라이트레벨링동작이 수행될 때 상기 라이트레벨링활성화신호로부터 상기 전치펄스를 생성하는 반도체장치.
  5. 제 4 항에 있어서,
    제1 클럭모드에서 라이트동작에서 생성되는 상기 전치펄스의 펄스폭이 제2 클럭모드에서 라이트동작에서 생성되는 상기 전치펄스의 펄스폭보다 크게 설정되되.
    상기 제1 클럭모드는 상기 시스템클럭과 상기 데이터클럭의 주파수 비가 1:L로 설정되고, 상기 제2 클럭모드는 상기 시스템클럭과 상기 데이터클럭의 주파수 비가 1:M으로 설정되며, 'M' 및 'L'은 2 이상의 자연수로 설정되고, 'M'은 'L'보다 크게 설정되는 반도체장치.
  6. 제 1 항에 있어서, 상기 전치펄스생성회로는
    라이트레벨링활성화신호 및 클럭모드신호를 토대로 제1 모드경로신호 및 제2 모드경로신호를 생성하는 모드경로신호생성회로;
    상기 라이트시프팅펄스 및 상기 라이트레벨링활성화신호를 토대로 래치입력신호 및 반전래치입력신호를 생성하는 래치입력신호생성회로;
    상기 시스템클럭, 상기 래치입력신호 및 상기 반전래치입력신호를 토대로 풀업신호, 반전풀업신호 및 반전풀다운신호를 생성하는 래치회로;
    상기 풀업신호 및 상기 반전풀다운신호를 토대로 구동되는 구동신호를 생성하는 구동신호생성회로; 및
    상기 제1 모드경로신호, 상기 제2 모드경로신호, 상기 구동신호 및 상기 반전풀업신호를 토대로 상기 전치펄스를 생성하여 출력하는 전치펄스출력회로를 포함하는 반도체장치.
  7. 제 6 항에 있어서,
    모드레지스터라이트동작에서 외부제어신호로부터 상기 라이트레벨링활성화신호 및 상기 클럭모드신호를 추출하여 저장하는 모드레지스터를 더 포함하되,
    상기 라이트레벨링활성화신호는 라이트레벨링동작을 위해 활성화되고,
    상기 클럭모드신호는 상기 시스템클럭과 상기 데이터클럭의 주파수 비에 따른 로직레벨을 갖는 반도체장치.
  8. 제 6 항에 있어서, 상기 모드경로신호생성회로는
    제1 클럭모드에서 활성화되는 상기 제1 모드경로신호를 생성하고,
    제2 클럭모드에서 활성화되는 상기 제2 모드경로신호를 생성하되,
    상기 제1 클럭모드는 상기 시스템클럭과 상기 데이터클럭의 주파수 비가 1:L로 설정되고, 상기 제2 클럭모드는 상기 시스템클럭과 상기 데이터클럭의 주파수 비가 1:M으로 설정되며, 'M' 및 'L'은 2 이상의 자연수로 설정되고, 'M'은 'L'보다 크게 설정되는 반도체장치.
  9. 제 8 항에 있어서, 상기 전치펄스출력회로는
    상기 제1 모드경로신호가 활성화될 때 상기 구동신호를 토대로 상기 전치펄스를 생성하고,
    상기 제2 모드경로신호가 활성화될 때 상기 반전풀업신호를 토대로 상기 전치펄스를 생성하는 반도체장치.
  10. 제 1 항에 있어서,
    상기 라이트제어신호는 제1 라이트제어신호 및 제2 라이트제어신호를 포함하되,
    상기 라이트제어신호생성회로는
    상기 전치펄스가 정위상 상태일 때 상기 전치펄스로부터 상기 제1 라이트제어신호를 생성하고,
    상기 전치펄스가 역위상 상태일 때 상기 전치펄스로부터 상기 제2 라이트제어신호를 생성하는 반도체장치.
  11. 제 1 항에 있어서, 상기 라이트제어신호생성회로는
    라이트위상신호, 상기 전치펄스 및 상기 분주클럭을 토대로 라이트래치클럭, 라이트래치입력신호 및 반전라이트래치입력신호를 생성하는 라이트래치입력신호생성회로;
    상기 라이트래치클럭, 상기 라이트래치입력신호 및 상기 반전라이트래치입력신호를 토대로 라이트풀업신호 및 라이트풀다운신호를 생성하는 라이트래치회로; 및
    상기 라이트풀업신호 및 상기 라이트풀다운신호를 토대로 상기 라이트제어신호를 생성하는 라이트구동회로를 포함하는 반도체장치.
  12. 제 11 항에 있어서, 상기 라이트래치입력신호생성회로는
    상기 전치펄스가 정위상 상태일 때 제1 로직레벨로 설정되는 상기 라이트위상신호를 수신하고,
    상기 전치펄스가 역위상 상태일 때 제2 로직레벨로 설정되는 상기 라이트위상신호를 수신하는 반도체장치.
  13. 제 11 항에 있어서, 상기 분주클럭은 제1 분주클럭 및 제1 반전분주클럭을 포함하고,
    상기 라이트래치입력신호생성회로는
    상기 라이트위상신호가 제1 로직레벨일 때 상기 제1 반전분주클럭을 버퍼링하여 라이트래치클럭을 생성하고, 상기 전치펄스를 반전버퍼링하여 상기 라이트래치입력신호를 생성하며, 상기 전치펄스를 버퍼링하여 상기 반전라이트래치입력신호를 생성하고,
    상기 라이트위상신호가 제2 로직레벨일 때 상기 제1 분주클럭을 버퍼링하여 라이트래치클럭을 생성하고, 상기 전치펄스를 반전버퍼링하여 상기 라이트래치입력신호를 생성하며, 상기 전치펄스를 버퍼링하여 상기 반전라이트래치입력신호를 생성하는 반도체장치.
  14. 제 11 항에 있어서, 상기 라이트래치회로는
    상기 라이트래치클럭 및 상기 라이트래치입력신호를 토대로 상기 라이트풀업신호를 생성하고,
    상기 라이트래치클럭 및 상기 반전라이트래치입력신호를 토대로 상기 라이트풀다운신호를 생성하는 반도체장치.
  15. 제 11 항에 있어서, 상기 라이트구동회로는
    상기 라이트풀업신호가 활성화될 때 상기 라이트제어신호를 풀업 구동하고,
    상기 라이트풀다운신호가 활성화될 때 상기 라이트제어신호를 풀다운 구동하는 반도체장치.
  16. 제 1 항에 있어서, 상기 라이트레벨링제어회로는
    상기 시스템클럭과 상기 데이터클럭의 주파수 비가 일정하게 설정된 상태에서 라이트레벨링동작을 수행하는 반도체장치.
  17. 제 1 항에 있어서,
    상기 분주클럭은 제1 분주클럭, 제1 반전분주클럭, 제2 분주클럭 및 제2 반전분주클럭을 포함하고,
    상기 제1 분주클럭, 상기 제1 반전분주클럭, 상기 제2 분주클럭 및 상기 제2 반전분주클럭 각각의 주기는 상기 데이터클럭의 주기의 'K'배로 설정되고,
    상기 제1 분주클럭, 상기 제1 반전분주클럭, 상기 제2 분주클럭 및 상기 제2 반전분주클럭 각각의 위상은 서로 다르게 설정되되,
    상기 'K'는 2 이상의 자연수로 설정되는 반도체장치.
  18. 제 17 항에 있어서, 상기 분주클럭은 제1 분주클럭, 제1 반전분주클럭, 제2 분주클럭 및 제2 반전분주클럭을 포함하고,
    상기 라이트레벨링제어회로는
    상기 라이트레벨링활성화신호를 토대로 상기 제1 반전분주클럭, 상기 제2 반전분주클럭 및 상기 전치펄스로부터 제1 레벨링래치클럭, 제1 레벨링래치입력신호 및 제1 반전레벨링래치입력신호를 생성하는 제1 레벨링래치입력신호생성회로;
    상기 제1 레벨링래치클럭, 상기 제1 레벨링래치입력신호 및 상기 제1 반전레벨링래치입력신호를 토대로 제1 레벨링풀업신호 및 제1 레벨링풀다운신호를 생성하는 제1 레벨링래치회로;
    상기 제1 레벨링풀업신호 및 상기 제1 레벨링풀다운신호를 토대로 노드의 신호를 구동하는 제1 레벨링구동회로; 및
    상기 노드의 신호를 반전버퍼링하여 감지데이터를 생성하고, 상기 노드의 신호 및 상기 감지데이터를 래치하는 위상데이터래치를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 라이트레벨링제어회로는
    상기 라이트레벨링활성화신호를 토대로 상기 제1 분주클럭, 상기 제2 분주클럭 및 상기 전치펄스로부터 제2 레벨링래치클럭, 제2 레벨링래치입력신호 및 제2 반전레벨링래치입력신호를 생성하는 제2 레벨링래치입력신호생성회로;
    상기 제2 레벨링래치클럭, 상기 제2 레벨링래치입력신호 및 상기 제2 반전레벨링래치입력신호를 토대로 제2 레벨링풀업신호 및 제2 레벨링풀다운신호를 생성하는 제2 레벨링래치회로; 및
    상기 제2 레벨링풀업신호 및 상기 제2 레벨링풀다운신호를 토대로 상기 노드의 신호를 구동하는 제2 레벨링구동회로를 더 포함하는 반도체장치.
  20. 제 1 항에 있어서, 상기 전치펄스생성회로는
    리드동작이 수행될 때 리드시프팅펄스로부터 상기 전치펄스를 생성하는 반도체장치.
  21. 제 20 항에 있어서,
    리드코드 및 상기 시스템클럭을 토대로 리드커맨드를 시프팅하여 상기 리드시프팅펄스를 생성하는 리드시프팅펄스생성회로; 및
    상기 전치펄스 및 상기 분주클럭을 토대로 리드제어신호를 생성하는 리드제어신호생성회로를 더 포함하는 반도체장치.
  22. 제 21 항에 있어서,
    모드레지스터라이트동작에서 외부제어신호로부터 상기 리드코드를 추출하여 저장하는 모드레지스터를 더 포함하되,
    상기 리드코드는 상기 리드커맨드가 시프팅되는 리드시프팅구간을 설정하기 위한 로직비트셋을 갖는 비트들을 포함하는 반도체장치.
  23. 제 21 항에 있어서,
    상기 리드제어신호는 제1 리드제어신호 및 제2 리드제어신호를 포함하되,
    상기 리드제어신호생성회로는
    상기 전치펄스가 정위상 상태일 때 상기 전치펄스로부터 상기 제1 리드제어신호를 생성하고,
    상기 전치펄스가 역위상 상태일 때 상기 전치펄스로부터 상기 제2 리드제어신호를 생성하는 반도체장치.
  24. 리드시프팅펄스 및 라이트레벨링활성화신호를 토대로 전치펄스를 생성하는 전치펄스생성회로;
    상기 전치펄스 및 상기 분주클럭을 토대로 리드제어신호를 생성하는 리드제어신호생성회로; 및
    상기 전치펄스 및 상기 분주클럭을 토대로 데이터클럭 및 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 감지데이터를 생성하는 라이트레벨링제어회로를 포함하는 반도체장치.
  25. 제 24 항에 있어서,
    리드코드 및 상기 시스템클럭을 토대로 리드커맨드를 시프팅하여 상기 리드시프팅펄스를 생성하는 리드시프팅펄스생성회로를 더 포함하는 반도체장치.
  26. 제 25 항에 있어서,
    모드레지스터라이트동작에서 외부제어신호로부터 상기 리드코드를 추출하여 저장하는 모드레지스터를 더 포함하되,
    상기 리드코드는 상기 리드커맨드가 시프팅되는 리드시프팅구간을 설정하기 위한 로직비트셋을 갖는 비트들을 포함하는 반도체장치.
  27. 제 24 항에 있어서, 상기 전치펄스생성회로는
    리드동작이 수행될 때 상기 리드시프팅펄스로부터 상기 전치펄스를 생성하고,
    라이트레벨링동작이 수행될 때 상기 라이트레벨링활성화신호로부터 상기 전치펄스를 생성하는 반도체장치.
  28. 제 24 항에 있어서, 상기 전치펄스생성회로는
    라이트레벨링활성화신호 및 클럭모드신호를 토대로 제1 모드경로신호 및 제2 모드경로신호를 생성하는 모드경로신호생성회로;
    상기 리드시프팅펄스 및 상기 라이트레벨링활성화신호를 토대로 래치입력신호 및 반전래치입력신호를 생성하는 래치입력신호생성회로;
    상기 시스템클럭, 상기 래치입력신호 및 상기 반전래치입력신호를 토대로 풀업신호, 반전풀업신호 및 반전풀다운신호를 생성하는 래치회로;
    상기 풀업신호 및 상기 반전풀다운신호를 토대로 구동되는 구동신호를 생성하는 구동신호생성회로; 및
    상기 제1 모드경로신호, 상기 제2 모드경로신호, 상기 구동신호 및 상기 반전풀업신호를 토대로 상기 전치펄스를 생성하여 출력하는 전치펄스출력회로를 포함하는 반도체장치.
  29. 제 24 항에 있어서,
    상기 리드제어신호는 제1 리드제어신호 및 제2 리드제어신호를 포함하되,
    상기 리드제어신호생성회로는
    상기 전치펄스가 정위상 상태일 때 상기 전치펄스로부터 상기 제1 리드제어신호를 생성하고,
    상기 전치펄스가 역위상 상태일 때 상기 전치펄스로부터 상기 제2 리드제어신호를 생성하는 반도체장치.
  30. 외부제어신호, 시스템클럭, 데이터클럭 및 데이터를 출력하고, 상기 데이터 및 감지데이터를 수신하는 컨트롤러; 및
    상기 외부제어신호, 상기 시스템클럭, 상기 데이터클럭 및 상기 데이터를 수신하고, 상기 감지데이터를 상기 컨트롤러에 인가하는 반도체장치를 포함하되,
    상기 반도체장치는 라이트시프팅펄스, 리드시프팅펄스 및 라이트레벨링활성화신호를 토대로 전치펄스를 생성하고, 상기 전치펄스를 토대로 상기 데이터의 입력을 제어하기 위한 상기 라이트제어신호를 생성하며, 상기 전치펄스를 토대로 상기 데이터의 출력을 제어하기 위한 상기 리드제어신호를 생성하고, 상기 전치펄스를 토대로 상기 데이터클럭 및 상기 시스템클럭 간의 위상 차이에 대한 정보를 포함하는 상기 감지데이터를 생성하는 반도체시스템.
  31. 시스템클럭 및 데이터클럭을 출력하고, 감지데이터를 수신하는 컨트롤러; 및
    라이트레벨링동작에 진입할 때 라이트레벨링활성화신호 및 상기 시스템클럭을 토대로 전치펄스를 생성하고, 상기 전치펄스와 분주클럭을 토대로 감지데이터를 생성하여 상기 컨트롤러에 인가하는 반도체장치를 포함하되,
    상기 감지데이터는 상기 데이터클럭의 위상이 상기 시스템클럭의 위상보다 빠를 때 제1 로직레벨로 설정되고,
    상기 감지데이터는 상기 데이터클럭의 위상이 상기 시스템클럭의 위상보다 느릴 때 제2 로직레벨로 설정되는 반도체시스템.
  32. 제 31 항에 있어서, 상기 반도체장치는
    상기 데이터클럭을 분주하여 상기 분주클럭을 생성하는 반도체시스템.
  33. 제 31 항에 있어서, 상기 반도체장치는
    상기 시스템클럭과 상기 데이터클럭의 주파수 비가 일정하게 설정된 상태에서 상기 라이트레벨링동작을 수행하는 반도체시스템.
  34. 제 31 항에 있어서, 상기 컨트롤러는
    상기 라이트레벨링동작에 진입하기 전 제1 대기구간 및 상기 라이트레벨링동작에 진입한 후 제2 대기구간동안 동안 기설정된 로직레벨로 설정된 상기 데이터클럭을 상기 반도체장치에 인가하는 반도체시스템.
  35. 제 34 항에 있어서, 상기 컨트롤러는
    상기 제2 대기구간이 종료되는 시점부터 라이트레벨링구간동안 토글링하는 상기 데이터클럭을 상기 반도체장치에 인가하는 반도체시스템.
  36. 제 35 항에 있어서, 상기 컨트롤러는
    상기 라이트레벨링구간이 종료되는 시점에서 상기 반도체장치로부터 인가되는 상기 감지데이터의 로직레벨에 따라 상기 데이터클럭의 위상을 변화시키는 반도체시스템.
  37. 제 31 항에 있어서, 상기 컨트롤러는
    상기 감지데이터의 로직레벨이 천이할 때 상기 라이트레벨링동작에서 탈출하도록 상기 반도체장치를 제어하는 반도체시스템.
KR1020210159655A 2021-11-18 2021-11-18 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템 KR20230072940A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210159655A KR20230072940A (ko) 2021-11-18 2021-11-18 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템
US17/688,420 US11742009B2 (en) 2021-11-18 2022-03-07 Semiconductor device and semiconductor system related to write leveling operations
CN202210341698.8A CN116137159A (zh) 2021-11-18 2022-03-29 与写入均衡操作有关的半导体器件和半导体系统
TW111125933A TW202321932A (zh) 2021-11-18 2022-07-11 與寫入均衡操作有關的半導體裝置和半導體系統

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210159655A KR20230072940A (ko) 2021-11-18 2021-11-18 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20230072940A true KR20230072940A (ko) 2023-05-25

Family

ID=86324001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210159655A KR20230072940A (ko) 2021-11-18 2021-11-18 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템

Country Status (4)

Country Link
US (1) US11742009B2 (ko)
KR (1) KR20230072940A (ko)
CN (1) CN116137159A (ko)
TW (1) TW202321932A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9208493D0 (en) * 1992-04-16 1992-06-03 Thomson Consumer Electronics Dual port video memory
KR102392903B1 (ko) 2017-10-23 2022-05-03 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US10839876B1 (en) * 2019-11-15 2020-11-17 Micron Technology, Inc. Apparatuses and methods for clock leveling in semiconductor memories
KR20210079121A (ko) * 2019-12-19 2021-06-29 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US11456024B2 (en) * 2020-09-14 2022-09-27 Micron Technology, Inc. Variable clock divider

Also Published As

Publication number Publication date
CN116137159A (zh) 2023-05-19
US11742009B2 (en) 2023-08-29
TW202321932A (zh) 2023-06-01
US20230154508A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US11880569B2 (en) Clock mode determination in a memory system
KR100303775B1 (ko) 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치
US5740123A (en) Semiconductor integrated circuit for changing pulse width according to frequency of external signal
KR100680330B1 (ko) 메모리 장치에서 제어 신호 타이밍을 조정하는 방법 및 장치
US7801696B2 (en) Semiconductor memory device with ability to adjust impedance of data output driver
KR100578649B1 (ko) 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
KR100500921B1 (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
JP2006344367A (ja) 同期式半導体メモリ装置のカラム選択ライン制御回路及びその制御方法
KR20050076202A (ko) 지연 신호 발생 회로 및 이를 포함한 메모리 시스템
US6002615A (en) Clock shift circuit and synchronous semiconductor memory device using the same
US20020105635A1 (en) Semiconductor memory device
KR19980081736A (ko) 반도체 집적 회로 및 시스템과 클럭 신호 및 데이터 신호간스큐 감소 방법
JP3685709B2 (ja) 同期型メモリ装置及びその連続読出方法
US6205084B1 (en) Burst mode flash memory
KR20230072940A (ko) 라이트레벨링동작을 수행하는 반도체장치 및 반도체시스템
US5544092A (en) Method and apparatus for configuring an integrated circuit
KR102681257B1 (ko) 반도체장치
KR100625294B1 (ko) 전원 공급 제어 회로 및 전원 공급 회로의 제어 방법
KR100296919B1 (ko) 반도체메모리소자의 데이터스트로브신호 출력버퍼
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
US20040062091A1 (en) Cycle ready circuit for self-clocking memory device
KR20050064035A (ko) 파이프 래치 회로
JPS63276649A (ja) メモリ実装検出回路
JP2000284959A (ja) データアクセス装置