KR930020663A - Mos 및 바이폴라 디바이스를 가진 반도체 구조체 제조방법 - Google Patents

Mos 및 바이폴라 디바이스를 가진 반도체 구조체 제조방법 Download PDF

Info

Publication number
KR930020663A
KR930020663A KR1019920005233A KR920005233A KR930020663A KR 930020663 A KR930020663 A KR 930020663A KR 1019920005233 A KR1019920005233 A KR 1019920005233A KR 920005233 A KR920005233 A KR 920005233A KR 930020663 A KR930020663 A KR 930020663A
Authority
KR
South Korea
Prior art keywords
region
forming
active region
emitter
bipolar
Prior art date
Application number
KR1019920005233A
Other languages
English (en)
Other versions
KR100243954B1 (ko
Inventor
에이. 케크게쓰너 제임스
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR930020663A publication Critical patent/KR930020663A/ko
Application granted granted Critical
Publication of KR100243954B1 publication Critical patent/KR100243954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/009—Bi-MOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

MOS 및 바이폴라 디바이스를 가진 반도체 구조체 제조방법은 도핑 웰을 포함하는 MOS 및 바이폴라 활성영역은 바이폴라 활성영역 웰내에 형성되고 이때 제1반도체 층은 MOS 및 바이폴라 활성영역 위에 형성된다. 활성베이스 영역은 바이폴라 활성영역 웰내에 형성되고 유전체층은 바이폴라 활성영역 부분위 제1반도체층상에 형성된다. 윈도우는 유전체층을 통해 형성되며 제1반도체층까지 확장한다. 이때 제2반도체층은 MOS 및 바이폴라 활성영역 위에 형성된다. 게이트 전극은 MOS 활성영역 위에 형성되고, 에미터 및 콜렉터 전극은 바이폴라 활성영역에 형성된다. 게이트, 에미터 및 콜렉터 전극은 제1 및 제2 반도체층에서 형성되며 에미터 전극은 윈도우내로 확장한다. 에미터 및 콜렉터 전극 도핑후, 자기정합소스 및 드레인 영역은 MOS 활성영역내로 확산되며 에미터 영역은 에미터 전극과 윈도우를 통해 바이폴라 활성영역내로 확산된다.

Description

MOS 및 바이폴라 디바이스를 가진 반도체 구조체 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a, 1b도 내지 제5a, 5b도는 공정간 반도체 구조체의 확대 단면도이다.
제1a도 내지 5a도는 구조체의 MOS 부분을 도시한다.
제1b도 내지 제5b도는 바이폴라 부분을 도시한다.
도면에 도시된 구조체 부분은 분리 모듈을 나타내는 도면이다.

Claims (3)

  1. 도핑된 웰을 포함하는 MOS 및 바이폴라 활성역을 가진 분리 구조를 준비하는 단계와, 상기 바이폴라 활성영역 웰에서 콜렉터 영역을 형성하는 단계와, 상기 MOS와 바이폴라 활성영역 위에 제1반도체층을 형성하는 단계와, 상기 바이폴라 활성영역 웰에서 활성 베이스영역을 형성하는 단계와, 상기 바이폴라 활성영역 부분위에 상기 제1반도체 층상에 유전체층과 상기 제1반도체층까지 확장하는 상기 유전체층에서 윈도우를 형성하는 단계와, 상기 MOS와 바이폴라 활성영역위에 제2반도체층을 형성하는 단계와, 상기 MOS 활성 영역상에서 게이트 전극을, 상기 바이폴라 활성 영역상에서 에미터 및 콜렉터 전극을 형성하는 단계에서, 상기 게이트, 에미터 및 콜렉터 전극은 상기 제1 및 제2반도체층과 상기 윈도우로 확장하는 상기 에미터 전극으로부터 형성되는 상기 단계와, 상기 에미터 및 콜렉터 전극을 도핑하는 단계와, 상기 MOS 활성영역에서 자기정합 소스 및 드레인 영역을 형성하는 단계와, 상기 에미터와 상기 윈도우를 통해 에미터 영역을 상기 바이포라 활성영역내로 확산하는 단계를 포함하는 MOS와 바이폴라 디바이스를 가진 반도체 구조체 제조방법.
  2. P도핑 웰과 N도핑 웰을 포함하는 상보형 MOS 활성영역과 도핑 웰을 포함하는 바이폴라 활성영역을 가진 분리 구조체를 준비하는 단계와, 상기 바이폴라 활성영역 웰에서 콜렉터 영역을 형성하는 단계와, 상기 MOS와 바이폴라 활성 영역위에 제1실리콘층을 형성하는 단계와, 상기 바이폴라 활성영역 웰에서 활성 베이스 영역을 형성하는 단계와, 상기 바이폴라 활성 영역부분위 상기 제1실리콘층에 유전체층과 상기 제1실리콘층까지 확장하는 상기 유전체층에 윈도우를 형성하는 단계와, 상기 윈도우에 유전체 스페이서와 상기 스페이서간 산화물 렌즈를 형성하는 단계와, 상기 스페이서를 제거하여 상기 유전체 스페이서가 정형적으로 배치되는 경우 상기 윈도우내 상기 제1실리콘층을 통해 확장하는 슬롯을 형성하는 단계와, 상기 슬롯을 통해 상기 바이폴라 활성영역에서 링크베이스 영역을 형성하는 단계와, 유전체 재료로 상기 슬롯을 충전하는 단계와, 상기 MOS와 바이폴라 활성영역위에 제2실리콘층을 형성하는 단계와, 상기 MOS 활성 영역의 P도핑 웰과 N도핑 웰에 게이트 전극을, 상기 바이폴라 활성영역 웰상에 에미터 및 콜렉터 전극을 형성하는 단계에서, 상기 게이트, 에미터 및 콜렉터 전극은 상기 제1 및 제2실리콘층으로부터 형성되며, 상기 에미터 전극이 상기 윈도우로 확장하는 상기 단계와, 상기 에미터 및 콜렉터 전극을 도핑하는 단계와, 상기 MOS 활성영역이 상기 P 도핑 웰에서 자기정합 N형 소스 및 드레인 영역과 상기 MOS 활성영역의 상기 N도핑 웰에서 자기정합 P형 소스 및 드레인 영역을 형성하는 단계와, 상기 바이폴라 활성영역에서 외인성 베이스 영역을 형성하는 단계와, 상기 에미터 전극과 상기 윈도우를 통해 에미터 영역을 상기 바이폴라 활성영역내로 확산하는 단계를 포함하는 상보형 MOS 와 바이폴라 디바이스를 가진 반도체 구조체 제조방법.
  3. P웰 및 N웰 포함하는 상보형 MOS 및 바이폴라 활성영역을 가진 분리 구조를 준비하는 단계에서 바이폴라 활성영역은 도핑 웰과 저항영역을 가지는 상기 단계와, 상기 바이폴라 활성영역의 상기 도핑 웰내로 콜렉터 영역을 주입하는 단계와, 상기 MOS 및 바이폴라 활성영역과 상기 저항영역 위에 제1폴리실리콘층을 형성하는 단계와, 상기 바이폴라 활성영역의 상기 도핑 웰에서 활성 베이스 영역을 형성하는단계와, 상기 바이폴라 활성영역 부분위에 상기 제1폴리실리콘층상에 유전체층과 상기 제1폴리실리콘층까지 확장하는 상기 유전체층에서 윈도우를 형성하는 단계와, 상기 윈도우의 측벽과 접경하는 상기 윈도우에서 제1유전체 스페이서와 상기 제1스페이서사이의 상기 제1폴리실콘층상에 산화물 렌즈를 형성하는 단계와, 상기 제1스페이서를 제거하여 상기 제1스페이서가 상기 윈도우에서 상기 제1폴리실리콘층을 통해 슬롯을 형성하는 단계와, 상기 슬롯을 통해 상기 바이폴라 활성 영역내에 링크 베이스 영역을 주입하는 단계화, 상기 슬롯에 제2유전체 스페이스를 형성하는 단계와, 상기 MOS 및 바이폴라 활성영역과 상기 저항영역 위에 제2폴리실리콘층을 형성하는 단계와, 상기 MOS 활성 영역의 상기 P웰 및 상기 N웰상에서 게이트 전극을, 상기 바이폴라 활성영역상에서 에미터 및 콜렉터 전극을 형성하는 단계에서, 상기 게이트, 에미터 및 콜렉터 전극은 상기 제1 및 제2폴리실리콘층에서 형성되며, 상기 에미터 전극은 상기 윈도우내로 확장하는 상기 단계와, 상기 에미터 및 콜렉터 전극을 도핑하는 단계와, 저항성 영역을 형성하기 위해 상기 저항 영역위에 배치된 상기 제1 및 제2폴리실리콘층 부분을 도핑하는 단계와, 상기 저항성 영역의 중심부보다 작은 저항성을 갖도록 상기 저항성 영역의 최소 한단부를 도핑하는 단계와, 베이스 전극을 형성하기 위해 상기 에미터 접촉부와 인접하는 제1폴리실리콘층의 최소 부분을 도핑하는 단계와, 상기 N웰에 P형 소스 및 드레인 영역을, 그리고 상기 P웰에 N형 소스 및 드레인 영역을 주입하는 단계와, 상기 에미터 전극과 상기 윈도우를 통해 에미터 영역을 상기 바이폴라 활성영역내로 확산하는 단계를 포함하는 저항성 영역을 가진 BICMOS 구조체 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005233A 1991-06-10 1992-03-30 Mos 및 바이폴라 디바이스를 가진 반도체 구조체 제조 방법 KR100243954B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/712,776 US5134082A (en) 1991-06-10 1991-06-10 Method of fabricating a semiconductor structure having MOS and bipolar devices
US712,776 1991-06-10

Publications (2)

Publication Number Publication Date
KR930020663A true KR930020663A (ko) 1993-10-20
KR100243954B1 KR100243954B1 (ko) 2000-02-01

Family

ID=24863520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005233A KR100243954B1 (ko) 1991-06-10 1992-03-30 Mos 및 바이폴라 디바이스를 가진 반도체 구조체 제조 방법

Country Status (5)

Country Link
US (1) US5134082A (ko)
EP (1) EP0518611B1 (ko)
JP (1) JP3200169B2 (ko)
KR (1) KR100243954B1 (ko)
DE (1) DE69224009T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227317A (en) * 1989-04-21 1993-07-13 Hitachi, Ltd. Method of manufacturing semiconductor integrated circuit bipolar transistor device
JPH0828424B2 (ja) * 1990-11-06 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JPH05308128A (ja) * 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5294558A (en) * 1993-06-01 1994-03-15 International Business Machines Corporation Method of making double-self-aligned bipolar transistor structure
US5405790A (en) * 1993-11-23 1995-04-11 Motorola, Inc. Method of forming a semiconductor structure having MOS, bipolar, and varactor devices
US5618688A (en) * 1994-02-22 1997-04-08 Motorola, Inc. Method of forming a monolithic semiconductor integrated circuit having an N-channel JFET
JP3256084B2 (ja) * 1994-05-26 2002-02-12 株式会社半導体エネルギー研究所 半導体集積回路およびその作製方法
US5465006A (en) * 1994-07-15 1995-11-07 Hewlett-Packard Company Bipolar stripe transistor structure
EP0871215A1 (en) * 1997-04-08 1998-10-14 Matsushita Electronics Corporation Method of fabricating a semiconductor integrated circuit device
US6271070B2 (en) * 1997-12-25 2001-08-07 Matsushita Electronics Corporation Method of manufacturing semiconductor device
KR100285701B1 (ko) * 1998-06-29 2001-04-02 윤종용 트렌치격리의제조방법및그구조
US6611044B2 (en) 1998-09-11 2003-08-26 Koninklijke Philips Electronics N.V. Lateral bipolar transistor and method of making same
KR20000023299A (ko) * 1998-09-22 2000-04-25 다니엘 이. 박서 게이트 산화물 및 비정질 실리콘 전극을 원 위치에데포지트하는 방법 및 그에 해당하는 구조
WO2003017340A2 (en) * 2001-08-15 2003-02-27 Koninklijke Philips Electronics N.V. A method for concurrent fabrication of a double polysilicon bipolar transistor and a base polysilicon resistor
US7612387B2 (en) * 2005-12-16 2009-11-03 Stmicroelectronics S.A. Thyristor optimized for a sinusoidal HF control
KR100793607B1 (ko) * 2006-06-27 2008-01-10 매그나칩 반도체 유한회사 에피텍셜 실리콘 웨이퍼 및 그 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4707456A (en) * 1985-09-18 1987-11-17 Advanced Micro Devices, Inc. Method of making a planar structure containing MOS and bipolar transistors
US4808548A (en) * 1985-09-18 1989-02-28 Advanced Micro Devices, Inc. Method of making bipolar and MOS devices on same integrated circuit substrate
EP0256315B1 (de) * 1986-08-13 1992-01-29 Siemens Aktiengesellschaft Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung
JPS6350070A (ja) * 1986-08-19 1988-03-02 Matsushita Electronics Corp 縦型ｍｏｓ電界効果トランジスタ
US4837176A (en) * 1987-01-30 1989-06-06 Motorola Inc. Integrated circuit structures having polycrystalline electrode contacts and process
JPS63239856A (ja) * 1987-03-27 1988-10-05 Hitachi Ltd 半導体集積回路装置及びその製造方法
US4902640A (en) * 1987-04-17 1990-02-20 Tektronix, Inc. High speed double polycide bipolar/CMOS integrated circuit process
US4803175A (en) * 1987-09-14 1989-02-07 Motorola Inc. Method of fabricating a bipolar semiconductor device with silicide contacts
US4830973A (en) * 1987-10-06 1989-05-16 Motorola, Inc. Merged complementary bipolar and MOS means and method
JPH01202855A (ja) * 1988-02-09 1989-08-15 Matsushita Electron Corp 半導体集積回路の製造方法
US5008210A (en) * 1989-02-07 1991-04-16 Hewlett-Packard Company Process of making a bipolar transistor with a trench-isolated emitter
JPH02246264A (ja) * 1989-03-20 1990-10-02 Hitachi Ltd 半導体装置およびその製造方法
JPH0330334A (ja) * 1989-06-28 1991-02-08 Toshiba Corp バイポーラトランジスタの製造方法
US4902639A (en) * 1989-08-03 1990-02-20 Motorola, Inc. Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts
US5079177A (en) * 1989-09-19 1992-01-07 National Semiconductor Corporation Process for fabricating high performance bicmos circuits
US4960726A (en) * 1989-10-19 1990-10-02 International Business Machines Corporation BiCMOS process
US5037768A (en) * 1990-02-12 1991-08-06 Motorola, Inc. Method of fabricating a double polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors
US4987089A (en) * 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs

Also Published As

Publication number Publication date
EP0518611A3 (en) 1993-11-18
JP3200169B2 (ja) 2001-08-20
JPH05198752A (ja) 1993-08-06
DE69224009T2 (de) 1998-07-09
EP0518611A2 (en) 1992-12-16
EP0518611B1 (en) 1998-01-14
DE69224009D1 (de) 1998-02-19
KR100243954B1 (ko) 2000-02-01
US5134082A (en) 1992-07-28

Similar Documents

Publication Publication Date Title
KR930020663A (ko) Mos 및 바이폴라 디바이스를 가진 반도체 구조체 제조방법
US5929483A (en) Semiconductor device having spacer and method of making same
JP2540480B2 (ja) 半導体装置
KR960002884A (ko) 바이폴라 트랜지스터 및 mos 트랜지스터를 포함한 반도체 장치 제조 방법
JPH10507317A (ja) 集積回路抵抗体の形成方法
KR960032731A (ko) BiCMOS 반도체장치 및 그 제조방법
JP4342142B2 (ja) 半導体受光素子
KR900013642A (ko) Bicmos 프로세스내에 에미터들을 형성하기 위한 방법
US5616508A (en) High speed bipolar transistor using a patterned etch stop and diffusion source
KR870009491A (ko) 반도체 디바이스(device)
KR20020092391A (ko) 수직 전력 트랜지스터 트렌치-게이트 반도체 디바이스제조 방법
JPS6040707B2 (ja) 半導体メモリ
KR890012394A (ko) Cmos 기술을 이용하는 바이폴라 트랜지스터 제조방법
KR100248504B1 (ko) 바이폴라 트랜지스터 및 그의 제조 방법
US20020022352A1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
JP3099917B2 (ja) 電界効果トランジスタ
US6255716B1 (en) Bipolar junction transistors having base electrode extensions
US5204274A (en) Method of fabricating semiconductor device
KR100263790B1 (ko) 반도체 장치 및 그 제조방법
US5001538A (en) Bipolar sinker structure and process for forming same
KR920020749A (ko) 카운터 도우프된 콜렉터에 대한 bicmos 제조방법
US11735657B2 (en) Method for fabricating transistor structure
KR880002271A (ko) Vlsi 자기-정합식 바이폴라 트랜지스터
EP0407111A2 (en) A method for fabrication of a collector-diffused isolation semiconductor device
JPH08264723A (ja) 集積抵抗の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101029

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee