KR930020431A - 특수한 배선 구성의 n-mos 메모리 셀을 갖는 반도체 메모리장치 - Google Patents

특수한 배선 구성의 n-mos 메모리 셀을 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR930020431A
KR930020431A KR1019930004261A KR930004261A KR930020431A KR 930020431 A KR930020431 A KR 930020431A KR 1019930004261 A KR1019930004261 A KR 1019930004261A KR 930004261 A KR930004261 A KR 930004261A KR 930020431 A KR930020431 A KR 930020431A
Authority
KR
South Korea
Prior art keywords
memory cell
source
excitation
memory device
power supply
Prior art date
Application number
KR1019930004261A
Other languages
English (en)
Other versions
KR970004615B1 (ko
Inventor
요시히데 사또
Original Assignee
세끼사와 요시
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼사와 요시, 후지쓰 가부시끼 가이샤 filed Critical 세끼사와 요시
Publication of KR930020431A publication Critical patent/KR930020431A/ko
Application granted granted Critical
Publication of KR970004615B1 publication Critical patent/KR970004615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

반도체 메모리장치는 칩의 첫번째 방향에 대해 사선으로 배열되는 각각의 여진트랜지스터(Q1,Q2)의 게이트영역(F,G)을 포함하고, 첫번째 방향에 대해 사선으로 배열되는 각각의 여진트랜지스터의 소스/드레인영역(J,H;K,I)과 첫번째 방향에 대해 실질적인 직선으로 배열되고, 첫번째 방향으로 형성되어 있는 전원공급선(C,Wr)에 여진트랜지스터의 각 소스/드레인영역이 연결되는 윈도우접점(A,B)과 첫번째 방향에 대해 지그재그 방식으로 윈도우접점이 하나씩 배열되고, 전송게이트 트랜지스터(Q3,Q4)의 각각의 소스/드레인영역이 그것에 해당하는 비트선(BL,BLX)에 연결되는 윈도우접점(M1,M2;N1,N2)로 구성된다. 이러한 구성에 의하여 칩 면적의 감소로 초래되는 메모리 셀 영역의 면적을 줄일 수 있고, 각각의 여진트랜지스터가 균일한 특성을 갖도록 하고, 이것에 의해 동작 신뢰도를 향상시킬 수 있다.

Description

특수한 배선 구성의 N-MOS 메모리 셀을 갖는 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 실시예에 의한 반도체 메모리장치에 있어서 각 메모리셀의 배열형태를 나타내고 있는 도면.
제7도는 제6도에 도시한 바와같이 각 메모리셀에 있어서 여진 트랜지스터부의 배선패턴을 나타내고 있는 도면.
제8도는 제6도의 배열형태에 있어서 열방향으로 있는 각각의 여진트랜지스터 소스와 전원공급선 사이의 윈도우접점 공유형태를 나타내고 있는 도면.

Claims (9)

  1. 칩(Chip)의 격자에 배열된 복수개의 메모리 셀을 포함하고, 각각의 메모리 셀은 2세트의 여진트랜지스터(Q1,Q2)와 쌍으로 교차하는 부하소자(R1,R2)를 갖는 플립플롭과 한쌍의 전송게이트 트랜지스터(Q3,Q4)를 포함하고, 전송게이트 트랜지스터는 플립플롭(flip-flop)의 데이타를 보유하는 한쌍의 노드(node)와 한쌍의 보조비트선(BL,BLX)사이에 각각 연결되고, 이것에 해당하는 워드라인에서 전위에 쉽게 반응하도록 형성되어 있는 반도체 메모리 장치에 있어서, 칩의 첫번째 방향에 대해 사선으로 배열된 각 여진트랜지스터의 게이트 영역(F,G)과 첫번째 방향에 대해 사선으로 배열된 여진트랜지스터의 각 소스/드렝인영역(S,H;K,I)과 첫번째 방향에 대해 실질적인 직선으로 배열되고, 여진트랜지스터의 각소스/드레인영역이 첫번째 방향으로 형성되는 전원공급선(C,Wr)에 연결되는 윈도우접점(A,B)과 첫번째 방향에 대해 지그재그방식으로 하나씩 윈도우 접점이 배열되고, 전송 게이트 트랜지스터의 각 소스/드레인 영역이 그것에 해당하는 비트선에 연결되는 윈도우접점(M1,M2;N1,N2)으로 구성되는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 각각의 여진트랜지스터의 게이트영역과 그것에 해당하는 소스/드레인영역이 서로 실질적인 직각으로 교차하도록 배열되는 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 각각의 여진트랜지스터의 게이트영역과 그것에 해당하는 소스/드레인영역이 서로 교차하는 배열관계가 인접한 비트선 사이의 거리에 관계없이 일정하게 되도록 형성되는 것을 특징으로 하는 반도체 메모리장치.
  4. 제2항에 있어서, 상기 메모리 셀의 격자에서 첫번째 방향에 대해 수직한 두번째 방향으로 배열된 전원공급선(Wc)에 대한 영역(S)이 형성되고, 이 영역은 인접한 메모리 셀 사이의 칼럼피치(Pc)의 폭과 동일한 폭으로 이루어지고, 메모리 셀 배열이 그것들 사이에 전원공급선에 대한 영역을 삽입하게 형성되어 있는 인접한 메모리 셀 사이의 윈도우접점(Ho)을 공유하게 만들어진 것을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 두번째 방향으로 배열된 전원공급선(Wc)이 메모리 셀의 배선패턴에 대해 부분적으로 동일한 배선패턴을 갖도록 형성되어 지는 것을 특징으로 하는 반도체 메모리장치.
  6. 제4항에 있어서, 첫번째 방향으로 형성되어 있는 각 열에 있는 각각의 메모리 셀이 첫번째 방향에 대해 실질적인 직선으로 배열되는 것을 특징으로 하는 반도체 메모리장치.
  7. 제6항에 있어서, 각각의 열중에서 하나의 열에 있는 각각의 메모리 셀이 같은 방향을 향하여 배열되고, 각각의 여진트랜지스터의 각 소스와 첫번째 방향으로 형성되어 있는 전원공급선(Wr)사이의 윈도우접점(Ho)을 공유하게 되는 것을 특징으로 하는 반도체 메모리장치.
  8. 제7항에 있어서, 두개의 인접한 열이 한열의 각 메모리 셀과 다른열의 각 메모리 셀이 서로 반대방향으로 향하도록 배열되고, 첫번째 방향의 전원공급선(Wr)과 두번째 방향의 전원공급선(Wc)을 삽입하도록 형성되어 있는 인접한 메모리 셀에서 각각의 여진트랜지스터의 각 소스 사이에 있는 윈도우접점(Ho)을 공유하도록 배열되는 것을 특징으로 하는 반도체 메모리장치.
  9. 제1항에 있어서, 복수개의 메모리 셀중의 하나 하나가 n-MOS 메모리 셀인것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004261A 1992-03-19 1993-03-19 특수한 배선구성의 n-mos 메모리셀을 갖는 반도체 메모리장치 KR970004615B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-63990 1992-03-19
JP4063990A JPH05267564A (ja) 1992-03-19 1992-03-19 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930020431A true KR930020431A (ko) 1993-10-19
KR970004615B1 KR970004615B1 (ko) 1997-03-29

Family

ID=13245232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004261A KR970004615B1 (ko) 1992-03-19 1993-03-19 특수한 배선구성의 n-mos 메모리셀을 갖는 반도체 메모리장치

Country Status (3)

Country Link
US (1) US5315146A (ko)
JP (1) JPH05267564A (ko)
KR (1) KR970004615B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355036B1 (ko) * 2000-12-22 2002-10-05 삼성전자 주식회사 크로스 커플드 트랜지스터 쌍의 레이아웃 방법
CN1299363C (zh) * 2003-05-19 2007-02-07 友达光电股份有限公司 互补金属氧化物半导体及其组合元件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322824A (en) * 1979-11-13 1982-03-30 Texas Instruments Incorporated Static random access memory with merged bit lines
JPS57210664A (en) * 1981-06-19 1982-12-24 Mitsubishi Electric Corp Semiconductor memory device
JPS5850770A (ja) * 1981-09-21 1983-03-25 Hitachi Ltd 半導体装置
JPS5951563A (ja) * 1983-08-22 1984-03-26 Nec Corp 集積回路装置

Also Published As

Publication number Publication date
US5315146A (en) 1994-05-24
JPH05267564A (ja) 1993-10-15
KR970004615B1 (ko) 1997-03-29

Similar Documents

Publication Publication Date Title
US10566047B2 (en) Semiconductor device having multiport memory
US8188549B2 (en) Semiconductor memory device having layout area reduced
KR101161506B1 (ko) 듀얼 포트 ｓｒａｍ을 위한 셀 구조
US4780846A (en) Master slice type semiconductor circuit device
KR100468780B1 (ko) 더블 포트 반도체 메모리 장치
KR100539229B1 (ko) 듀얼 포트 반도체 메모리 장치
US11183234B2 (en) Bitcell supporting bit-write-mask function
US6791200B2 (en) Semiconductor memory device
JP2007220262A (ja) 半導体記憶装置
KR100804431B1 (ko) 글로벌 비트 라인을 가진 스택틱 램덤 액세스 메모리
KR960016177B1 (ko) 마스터 슬라이스형 반도체 집적회로장치의 기본 셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로장치
KR100315591B1 (ko) 스태틱형반도체기억장치
KR860004408A (ko) 반도체 메모리 장치
KR930020431A (ko) 특수한 배선 구성의 n-mos 메모리 셀을 갖는 반도체 메모리장치
KR930011238A (ko) 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이
US4663739A (en) Semiconductor memories
KR100520190B1 (ko) 메모리 셀 어레이
KR100855843B1 (ko) 비트 라인 센스앰프의 레이아웃 구조
KR940004405B1 (ko) 게이트 어레이용 롬셀
KR930008077B1 (ko) Sog형 게이트 어레이용 sram셀
KR920015375A (ko) 반도체 기억 장치
KR970018583A (ko) 반도체 메모리 장치
KR940016785A (ko) 반도체메모리장치
KR920017113A (ko) 다이나믹형 반도체 기억장치
KR19990084465A (ko) 반도체장치의 메모리 셀

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090326

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee