KR930011238A - 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이 - Google Patents

스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이 Download PDF

Info

Publication number
KR930011238A
KR930011238A KR1019920020846A KR920020846A KR930011238A KR 930011238 A KR930011238 A KR 930011238A KR 1019920020846 A KR1019920020846 A KR 1019920020846A KR 920020846 A KR920020846 A KR 920020846A KR 930011238 A KR930011238 A KR 930011238A
Authority
KR
South Korea
Prior art keywords
memory cell
word
gate
static ram
inverter
Prior art date
Application number
KR1019920020846A
Other languages
English (en)
Inventor
이하찌 나이끼
Original Assignee
오리 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3323795A external-priority patent/JPH05136372A/ja
Priority claimed from JP04788492A external-priority patent/JP3297745B2/ja
Application filed by 오리 노리오, 소니 가부시기가이샤 filed Critical 오리 노리오
Publication of KR930011238A publication Critical patent/KR930011238A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본원 발명은 워드트랜지스터의 게이트와 드라이버트랜지스터의 게이트와의 배치를 변경함으로써, 워드선을 1개로 하여 메모리셀면적의 축소를 도모하고, SRAM을 고집적화한다.
제1, 제2의 인버터(11),(12)로 이루어지는 플립플롭(13)과 워드 트랜지스터(14),(15)에 의해 구성한 SARM의 메모리셀(10)로서, 각 워드 트랜지스터(14),(15)를 1개의 워드선(18)으로 형성하고, 워드선(18)의 한쪽 축에제1의 인버터(11)의 드라이버 트랜지스터(23)의 게이트(27)를 배설하고, 그 다른쪽 측에 제2의 인버티(12)의 드라이버 트랜지스터(24)의 게이트(28)를 배설한다. 상기 메모리셀(10)을 1행에 복수개 배치한 메모리셀행을 복수행 배치한 메모리셀어레이(도시하지 않음)로서, 각 우수행째에 배치한 메모리셀을 각기 수행째에 배치한 메모리셀에 대하여 대략 1/2셀분만큼 동일방향축으로 어긋나게 한 것이다.

Description

스태틱 알에이엠(RAM)의 메모리셀 및 그 메모리셀어레이
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1의 실시예의 레이아웃도.
제2도는 제1의 실시예의 회로구성도.
제3도는 제1의 실시예의 게이트패턴의 레이아웃도.
제4도는 제2의 실시예의 레이아웃도.
제5도는 제4도중의 A-A선 단면도.
제6도는 제5도중의 게이트 절연막과 게이트의 제조공정도.
제7도는 제3의 실시예의 개략 레이아웃배선도.

Claims (3)

  1. 제1의 인버터와 제2의 인터버로 형성한 플립플롭과 당해 플립플롭에 접속되는 2개의 워드트랜지스터로 구성한 스태틱 RAM의 메모리셀로서, 상기 각 워드 트랜지스터의 게이트를 1개의 워드선으로 형성하는 동시에, 상기 워드선의 한쪽 측에 상기 제1의 인버터에 있어서의 드라이버 트랜지스터의 게이트를 배설하고, 상기 워드선의 다른쪽 축에 상기 제2의 인버터에 있어서의 드라이버 트랜지스터의 게이트를 배설한 것을 특징으로 하는 스태틱RAM의 메모리셀.
  2. 제1항에 있어서, 상기 제1, 제2의 인버터에 있어서의 각 드라이버 트랜지스터의 게이트영역의 일부를 상기 워드트랜지스터의 비트선축 확산층영역에 오버랩하는 상태로 배설한 것을 특징으로 하는 스태틱 RAM의 메모리셀.
  3. 상기 청구항1 또는 상기 청구항 2기재의 스태틱 RAM의 메모리셀을 1행에 복수개 배치한 메모리 셀행을 복수행 배설한 메모리셀 어레이로서, 상기 메모리실행 중 우수행째에 배치한 메모리셀을 상기 메모리실행 중 기수행째에 배치한 메모리셀에 대하여 대략 1/2 셀분만큼 동일방향측으로 어굿나게 배치한 것을 특징으로 하는 메모리셀어레이.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920020846A 1991-11-12 1992-11-07 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이 KR930011238A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3323795A JPH05136372A (ja) 1991-11-12 1991-11-12 スタテイツクｒａｍのメモリセルおよびそのメモリセルアレイ
JP91-323795 1991-11-12
JP04788492A JP3297745B2 (ja) 1992-02-04 1992-02-04 Ｓｒａｍメモリセルアレイのビット線対選択回路
JP92-47,884 1992-02-04

Publications (1)

Publication Number Publication Date
KR930011238A true KR930011238A (ko) 1993-06-24

Family

ID=26388095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920020846A KR930011238A (ko) 1991-11-12 1992-11-07 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이

Country Status (2)

Country Link
US (2) US5422840A (ko)
KR (1) KR930011238A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SK278998B6 (sk) * 1991-02-01 1998-05-06 Merck Sharp & Dohme Limited Deriváty imidazolu, triazolu a tetrazolu, spôsob i
JP3824343B2 (ja) * 1996-03-29 2006-09-20 富士通株式会社 半導体装置
JPH1154632A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp メモリセルのレイアウトパターン
JP4214428B2 (ja) * 1998-07-17 2009-01-28 ソニー株式会社 半導体記憶装置
JP3852729B2 (ja) * 1998-10-27 2006-12-06 富士通株式会社 半導体記憶装置
JP3821621B2 (ja) * 1999-11-09 2006-09-13 株式会社東芝 半導体集積回路
US7158402B2 (en) * 2003-08-06 2007-01-02 Texas Instruments Incorporated Asymmetric static random access memory device having reduced bit line leakage
JP2007013011A (ja) * 2005-07-01 2007-01-18 Seiko Epson Corp 強誘電体メモリ装置及び表示用駆動ｉｃ
MX2010009775A (es) * 2009-09-08 2011-06-15 Basf Se Metodo para minimizar las emisiones durante la formacion de una espuma de poliuretano.

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4175290A (en) * 1977-07-28 1979-11-20 Hughes Aircraft Company Integrated semiconductor memory array having improved logic latch circuitry
US4158239A (en) * 1977-12-20 1979-06-12 International Business Machines Corporation Resistive gate FET flip-flop storage cell
JPS60134461A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体記憶装置
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
US5132771A (en) * 1985-12-27 1992-07-21 Hitachi, Ltd. Semiconductor memory device having flip-flop circuits

Also Published As

Publication number Publication date
US5422840A (en) 1995-06-06
US5446699A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
KR890016573A (ko) 반도체기억장치
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR930006933A (ko) 듀얼포트 랜덤 억세스 메모리 셀
KR850000797A (ko) 마스터슬라이스형 반도체 장치
KR930006950A (ko) 정적 메모리 장치
US20230253035A1 (en) Bitcell supporting bit-write-mask function
KR920018943A (ko) 반도체 기억장치
TW359898B (en) Semiconductor memory device and the manufacturing method thereof
KR890011089A (ko) 반도체 스태틱 랜덤 억세스 메모리장치
KR930011238A (ko) 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이
KR950010098A (ko) 반도체 기억장치
US5844835A (en) SCRAM cell employing substantially vertically elongated pull-up resistors
KR100388868B1 (ko) 반도체메모리장치
KR920010903A (ko) 스태틱 랜덤 액세스 메모리용 셀
KR860004408A (ko) 반도체 메모리 장치
KR880011804A (ko) 반도체 집적회로 장치
US5751630A (en) SRAM cell employing substantially vertically elongated pull-up resistors
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR900017165A (ko) 스탠다드셀방식의 반도체집적회로
JP2000031300A (ja) スタティック型半導体記憶装置
JP3075930B2 (ja) 半導体メモリ装置
US5808941A (en) SRAM cell employing substantially vertically elongated pull-up resistors
JP2808669B2 (ja) 半導体集積回路
KR850004876A (ko) 이중 다결정 구조를 갖는 스태틱 메모리셀
KR940007876A (ko) 폴디드 비트라인 방식의 디램쎌 어레이

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application