KR930015113A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR930015113A KR930015113A KR1019910025343A KR910025343A KR930015113A KR 930015113 A KR930015113 A KR 930015113A KR 1019910025343 A KR1019910025343 A KR 1019910025343A KR 910025343 A KR910025343 A KR 910025343A KR 930015113 A KR930015113 A KR 930015113A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- semiconductor device
- manufacturing
- purge
- idle
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract 3
- 230000001590 oxidative effect Effects 0.000 claims abstract 3
- 239000001301 oxygen Substances 0.000 claims abstract 3
- 229910052760 oxygen Inorganic materials 0.000 claims abstract 3
- 229910020286 SiOxNy Inorganic materials 0.000 claims abstract 2
- 239000012212 insulator Substances 0.000 claims abstract 2
- 239000007789 gas Substances 0.000 claims 2
- 238000010926 purge Methods 0.000 abstract 4
- 238000005389 semiconductor device fabrication Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 반도체소자의 제조방법으로서, MOS 소자의 제조방법에 있어서, 통상적인 LOCOS 공정으로 필드와 액티브영역을 형성한 다음 N2퍼지(N2purge)에서 대략 300℃의 스탠바이온도를 유지시켜 주고(S1단계), 온도를 약50℃ 150℃/sec의 온도 상승비율로 1,100℃까지 상승시키면서 대략 3,000SCCM의 산소(O2)를 주입산화시켜(S2,S2단계)두께 약 35Å의 실리콘산화막을 성장시킨다.
여기서 S3단계 즉, 온도가 1,100℃인 상태는 대략 3초정도이며, 이후 산소(O2)주입 및 산화시키는 S3단계 마지막에서 N2퍼지(N2purge)에서 램프아이들(Ramp idle)시켜 (S4단계) 상기 스탠바이온도를 유지시키고, 다시 온도를 약50￡ 150℃/sec의 온도 상승비율로 1,150℃까지 온도를 상승시키면서 3,000SCCM의 N2O를 주입 및 산화시킨다. 상기한 유지기간이 끝나면 N2퍼지(N2purge)에서 램프아이들(Ramp idle)시켜 (S10단계)상기 스탠바이 온도로 떨어뜨려 유지시켜준다. 상기한 바와같이 제조공정을 진행시켜 대략 70Å정도 두께의 게이트 절연체인 옥시나이트라이드(Oxynitride;SiOxNy)를 형성하는 반도체소자의 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 반도체소자의 제조방법을 설명하기 위한 제조공정도,
제2도는 본 발명의 제조방법으로 제조된 반도체소자의 특성도로서,(A)는 전계분포도, (B)는 경시절연 파괴특성도,
제3도는 일정두께의 실리콘산화막을 N2O 가스로 산화시 온도에 따른 파괴전계분포를 도시한 그래프로서, (가)는 1050℃의 N2O산화공정 (나)는 1100℃의 N2O산화공정, (다)는 1050℃의 N2O산화공정 (라)SMS 1100℃의 N2O산화공정.
Claims (3)
- MOS 소자의 게이트절연체를 TRP(Rapid Thermal Process)장비에서 산소로 일정두께를 산화시킨후 실리콘산화막을 N2O 가수로 더산화시켜 옥시나이트라이드(Oxynitride;SiOxNy)를 형성하는 반도체소자의 제조방법.
- 제1항에 있어서, 실리콘산화막이 N2O가스로 산화될때는 온도가 1200℃로서 공정시간이 짧음을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서, N2O가스의 유량이 1000 5000SCCM인 것을 특징으로 하는 반도체 소자의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025343A KR950001155B1 (ko) | 1991-12-30 | 1991-12-30 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910025343A KR950001155B1 (ko) | 1991-12-30 | 1991-12-30 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930015113A true KR930015113A (ko) | 1993-07-23 |
| KR950001155B1 KR950001155B1 (ko) | 1995-02-11 |
Family
ID=19326854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910025343A KR950001155B1 (ko) | 1991-12-30 | 1991-12-30 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950001155B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980018560A (ko) * | 1996-08-12 | 1998-06-05 | 윌리엄 비.캠플러 | 게이트 옥사이드의 확산 장벽 특성 개선 방법 |
| KR100345662B1 (ko) * | 1995-12-16 | 2002-11-07 | 주식회사 하이닉스반도체 | 반도체소자의게이트절연막형성방법 |
| KR100361537B1 (ko) * | 1995-12-27 | 2003-02-05 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645721B1 (ko) | 2005-05-11 | 2006-11-14 | 삼성에스디아이 주식회사 | 반도체장치 및 그 제조방법 |
-
1991
- 1991-12-30 KR KR1019910025343A patent/KR950001155B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345662B1 (ko) * | 1995-12-16 | 2002-11-07 | 주식회사 하이닉스반도체 | 반도체소자의게이트절연막형성방법 |
| KR100361537B1 (ko) * | 1995-12-27 | 2003-02-05 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| KR19980018560A (ko) * | 1996-08-12 | 1998-06-05 | 윌리엄 비.캠플러 | 게이트 옥사이드의 확산 장벽 특성 개선 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001155B1 (ko) | 1995-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2652108B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US5258333A (en) | Composite dielectric for a semiconductor device and method of fabrication | |
| US5891809A (en) | Manufacturable dielectric formed using multiple oxidation and anneal steps | |
| KR100350815B1 (ko) | 유전체 형성방법 | |
| US6610614B2 (en) | Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates | |
| US20020197882A1 (en) | Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates | |
| US20020072177A1 (en) | Method for transistor gate dielectric layer with uniform nitrogen concentration | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JPH08167664A (ja) | 酸化膜を形成する方法、改良された酸化膜を形成する方法、高品質の酸化膜を形成する方法、ならびにトンネルおよびゲート酸化膜を形成する方法 | |
| JP3593340B2 (ja) | 集積回路デバイスの製造方法 | |
| JPH06140392A (ja) | 半導体装置の製造方法 | |
| KR930015113A (ko) | 반도체소자의 제조방법 | |
| US6001694A (en) | Manufacturing method for integrated circuit dielectric layer | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| US20020197886A1 (en) | Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures | |
| JP2007243049A (ja) | 半導体装置 | |
| JPH10209449A (ja) | 半導体装置及びその製造方法 | |
| KR100653543B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100516991B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| JPS56162850A (en) | Manufacture of semiconductor device | |
| US6995064B2 (en) | Halogen gettering method for forming field effect transistor (FET) device | |
| US6130164A (en) | Semiconductor device having gate oxide formed by selective oxide removal and method of manufacture thereof | |
| KR980005455A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR910002011A (ko) | Mos형 반도체장치와 그 제조방법 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| NORF | Unpaid initial registration fee |