KR100361537B1 - 반도체소자의제조방법 - Google Patents

반도체소자의제조방법 Download PDF

Info

Publication number
KR100361537B1
KR100361537B1 KR1019950059672A KR19950059672A KR100361537B1 KR 100361537 B1 KR100361537 B1 KR 100361537B1 KR 1019950059672 A KR1019950059672 A KR 1019950059672A KR 19950059672 A KR19950059672 A KR 19950059672A KR 100361537 B1 KR100361537 B1 KR 100361537B1
Authority
KR
South Korea
Prior art keywords
gate
oxide film
nitride oxide
gate insulating
semiconductor device
Prior art date
Application number
KR1019950059672A
Other languages
English (en)
Other versions
KR970052845A (ko
Inventor
박미라
주문식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950059672A priority Critical patent/KR100361537B1/ko
Publication of KR970052845A publication Critical patent/KR970052845A/ko
Application granted granted Critical
Publication of KR100361537B1 publication Critical patent/KR100361537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 반도체기판의 상부에 제1 질화산화막과 도전층을 형성하고, 게이트 형성용 마스크를 사용한 사진식각 공정으로 상기 도전층과 제 1 질화산화막을 식각하여 게이트와 게이트 절연막을 형성하되, 상기 반도체기판 표면에 폴리머가 발생되고, 상기 폴리머를 제거하되, 상기 게이트 에지부의 게이트절연막이 측면식각되고, 상기 구조의 상부에 제2 질화산화막을 형성하고, 상기 게이트 양측의 반도체기판에 소오스/드레인을 형성하므로써, 소자의 신뢰성을 향상한다.

Description

반도체소자의 제조 방법.
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 256M DRAM 이상의 반도체소자나 플레쉬 이피롬(FLASH EPROM)에 사용하는 게이트절연막의 특성을 향상시키는 반도체소자의 제조 방법에 관한 것이다.
질화산화막으로 형성된 게이트절연막은 256M DRAM 급 이상의 소자에서 게이트의 에지(Edge)부인 밀러( Miller )부분을 경화시키고, 열전자에 의한 영향을 방지하는 역할을 한다. 또, 플레쉬 이피롬의 사이클 유지(endurance)의 향상을 위하여 사용되기도 한다.
제 1A 도 내지 제 1C 도는 종래의 실시예에 따른 반도체 소자의 제조 공정도이다.
제 1A 도는 반도체기판(1)의 상부에 질화산화막(2)을 형성하고, 상기 질화산화막(2)의 상부에 폴리실리콘층(3)을 형성한다.
그 다음, 상기 폴리실리콘층(3)의 상부에 감광막을 도포하고, 현상 및 노광공정을 이용하여 게이트를 형성하기 위한 감광막패턴(4)을 형성한다.
제 1B 도를 참조하면, 상기 감광막패턴(4)을 식각마스크로 사용하여 상기 폴리실리콘층(3)과, 질화산화막(2)을 차례로 식각하여 폴리실리콘(3)패턴으로 게이트를 형성하고, 질화산화막(2)패턴으로 형성된 게이트절연막을 형성한다.
그 다음, 상기 감광막패턴(4)을 제거한다.
그 다음, BOE (buffered oxide etchant) 용액으로 상기 감광막패턴(4)을 제거할 때, 생성된 폴리머를 제거한다.
그 다음, 상기 게이트와 게이트절연막을 마스크로 사용하여 상기 구조의 상부에서 불순물을 반도체기판(1)에 주입하여 소오스/드레인(5)을 형성한다.
제 2C 도를 참조하면, 상기 구조의 상부에 열산화막(6)으로 형성된 폴리산화막을 형성한다.
그러나, 상기와 같은 반도체소자의 제조 방법은 게이트 형성공정 시 사용한 감광막 패턴을 제거한 후, BOE 용액으로 폴리머를 제거하는 과정에서 상기 BOE용액에 의하여 밀러부분의 게이트절연막인 질화산화막이 제거되고, 후속 열산화 공정으로 밀러부분에 열산화막이 형성되어 소자의 특성이 저하되는 문제점이 있었다.
따라서, 본 발명의 목적은 상기 문제점을 해결하기 위한 것으로, 본 발명은 게이트 형성공정 시 사용한 감광막 패턴을 제거한 후, BOE 용액으로 폴리머를 제거하는 과정에서 상기 BOE용액에 의하여 밀러부분의 게이트절연막인 제 1 질화산화막이 제거되고, 후속 공정으로 밀러부분에 제 2 질화산화막을 형성하므로써, 게이트 절연막의 특성을 향상시키는 반도체소자의 제조 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은,
반도체기판의 상부에 제1 질화산화막과 도전층을 형성하는 단계와,
게이트 형성용 마스크를 사용한 사진식각 공정으로 상기 도전층과 제 1 질화산화막을 식각하여 게이트와 게이트 절연막을 형성하되, 상기 반도체기판 표면에 폴리머가 발생되는 단계와,
상기 폴리머를 제거하되, 상기 게이트 에지부의 게이트절연막이 측면식각되는 단계와,
상기 구조의 상부에 제2 질화산화막을 형성하는 단계와,
상기 게이트 양측의 반도체기판에 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 적합한 실시 예에 대한 상세한 설명을 하기로 한다.
제 2A 도 내지 제 2C 도는 본 발명의 실시예에 따른 반도체 소자의 제조 공정도이다.
제 2A 도는 반도체기판(11)의 상부에 제1 질화산화막(12)을 형성하고, 상기 제1 질화산화막(12)의 상부에 폴리실리콘층(13)을 형성한다.
그 다음, 상기 폴리실리콘층(13)의 상부에 감광막을 도포하고, 현상 및 노광공정을 이용하여 게이트를 형성하기 위한 감광막패턴(14)을 형성한다.
제 2B 도를 참조하면, 상기 감광막패턴(14)을 식각마스크로 사용하여 상기 폴리실리콘층(13)과, 제1 질화산화막(12)을 차례로 식각하여 폴리실리콘(13)패턴으로 게이트를 형성하고, 제1 질화산화막(12)패턴으로 형성된 게이트절연막을 형성한다.
그 다음, 상기 감광막패턴(14)을 제거한다.
그 다음, BOE 용액으로 상기 감광막패턴(14)을 제거할 때, 생성된 폴리머를 제거한다.
제 2C 도를 참조하면, 700 내지 1000 ℃ 의 온도와, 산화질소 분위기에서 상기 구조의 상부에 제2 질화산화막(15)으로 폴리절연막을 형성한다.
이때, 상기 산화질소 분위기 대신에 산화질소와, 15% 이하의 암모니아를 혼합한 분위기에서 진행할 수도 있다.
그 다음, 상기 게이트와 게이트절연막을 마스크로 사용하여 상기 구조의 상부에서 불순물을 반도체기판(11)에 주입하여 소오스/드레인(16)을 형성한다.
제 3 도는 상기 제 2C 도에 도시된 제2 질화산화막으로 폴리절연막을 형성하기 위한 공정 흐름도이다.
먼저, 보트에 적재된 반도체 웨이퍼들을 600 ℃ 의 튜브에 장착하고, 그 다음 튜브의 온도를 예를들어 700 내지 1000 ℃ 까지 상승시키킨 후, 온도안정화 단계를 거친다.
그 다음, 700 내지 1000 ℃ 의 온도와, 산화질소(N2O) 분위기에서 상기 구조의 상부에 폴리절연막을 형성한다.
이때, 상기 산화질소 분위기 대신에 산화질소와, 15% 이하의 암모니아를 혼합한 분위기에서 진행할 수도 있다.
그 후, 700 내지 1000 ℃ 의 온도와, 질소 분위기에서 상기 웨이퍼를 세척하고, 800 ℃ 까지 챔버의 온도를 낮추고, 800 ℃ 온도를 갖는 챔버내에서 웨이퍼를 꺼낸다.
상술한 바와 같이 본 발명의 반도체소자의 제조방법은 게이트 형성공정 시 사용한 감광막 패턴을 제거한 후, BOE 용액으로 폴리머를 제거하는 과정에서 상기 BOE용액에 의하여 밀러부분의 게이트절연막인 제 1 질화산화막이 제거되고, 후속공정으로 밀러부분에 제 2 질화산화막을 형성하므로, 질화산화막의 특성에 의해 열전자에 의한 영향이 방지되는 등 게이트절연막의 특성을 향상시키므로 소자의 특성을 향상시키는 이점이 있다.
제 1A 도 내지 제 1C 도는 종래의 실시예에 따른 반도체 소자의 제조 공정도.
제 2A 도 내지 제 2C 도는 본 발명의 실시예에 따른 반도체 소자의 제조 공정도.
제 3 도는 본 발명의 반도체소자의 일부분을 형성하기 위한 공정 흐름도.
< 도면의 주요부분에 대한 부호의 설명 >
1,11 : 반도체기판 2: 질화산화막
3,13 : 폴리실리콘층 4,14 : 감광막패턴
5: 소오스/드레인 6,16 : 열산화막
12 : 제1 질화산화막 15 : 제2 질화산화막

Claims (3)

  1. 반도체기판의 상부에 제1 질화산화막과 도전층을 형성하는 단계와,
    게이트 형성용 마스크를 사용한 사진식각 공정으로 상기 도전층과 제 1 질화산화막을 식각하여 게이트와 게이트 절연막을 형성하되, 상기 반도체기판 표면에 폴리머가 발생되는 단계와,
    상기 폴리머를 제거하되, 상기 게이트 에지부의 게이트절연막이 측면식각되는 단계와,
    상기 구조의 상부에 제2 질화산화막을 형성하는 단계와,
    상기 게이트 양측의 반도체기판에 소오스/드레인을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 폴리머 제거 공정 시 BOE 용액을 사용함을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제2 질화산화막은, 700 내지 1000 ℃ 의 온도와 산화질소 분위기 또는 산화질소와 15% 이하의 암모니아를 혼합한 분위기에서 형성하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1019950059672A 1995-12-27 1995-12-27 반도체소자의제조방법 KR100361537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950059672A KR100361537B1 (ko) 1995-12-27 1995-12-27 반도체소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950059672A KR100361537B1 (ko) 1995-12-27 1995-12-27 반도체소자의제조방법

Publications (2)

Publication Number Publication Date
KR970052845A KR970052845A (ko) 1997-07-29
KR100361537B1 true KR100361537B1 (ko) 2003-02-05

Family

ID=37490656

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950059672A KR100361537B1 (ko) 1995-12-27 1995-12-27 반도체소자의제조방법

Country Status (1)

Country Link
KR (1) KR100361537B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167021A (ja) * 1983-03-14 1984-09-20 Fujitsu Ltd 半導体装置の製造方法
JPS61204981A (ja) * 1985-03-07 1986-09-11 Seiko Epson Corp Ｍｎｏｓ型不揮発性メモリ
KR930015113A (ko) * 1991-12-30 1993-07-23 김광호 반도체소자의 제조방법
KR930022589A (ko) * 1992-04-29 1993-11-24 김광호 반도체장치의 제조방법
KR950021271A (ko) * 1993-12-29 1995-07-26 김주용 박막트랜지스터 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224650B1 (ko) * 1992-04-29 1999-10-15 윤종용 반도체장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167021A (ja) * 1983-03-14 1984-09-20 Fujitsu Ltd 半導体装置の製造方法
JPS61204981A (ja) * 1985-03-07 1986-09-11 Seiko Epson Corp Ｍｎｏｓ型不揮発性メモリ
KR930015113A (ko) * 1991-12-30 1993-07-23 김광호 반도체소자의 제조방법
KR930022589A (ko) * 1992-04-29 1993-11-24 김광호 반도체장치의 제조방법
KR950021271A (ko) * 1993-12-29 1995-07-26 김주용 박막트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR970052845A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
US6716570B2 (en) Low temperature resist trimming process
EP0313683A1 (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
KR100361537B1 (ko) 반도체소자의제조방법
KR100744682B1 (ko) 반도체소자의 제조방법
US6555397B1 (en) Dry isotropic removal of inorganic anti-reflective coating after poly gate etching
KR20020051283A (ko) 듀얼 게이트 산화막의 제조 방법
KR19990026904A (ko) 반도체 소자의 제조 방법
KR100511907B1 (ko) 반도체 소자의 제조방법
KR100282425B1 (ko) 캐패시터의제조방법
KR100267396B1 (ko) 반도체 소자의 게이트 전극 형성을 위한 게이트 폴리실리콘 식각 방법
KR100595861B1 (ko) 반도체 제조 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR100438768B1 (ko) 선택적 실리사이드 형성방법
KR100231731B1 (ko) 반도체 소자의 제조방법
KR20040005381A (ko) 씨모스 이미지 센서 소자의 제조방법
TW388068B (en) A new process for preventing the spacer of polysilicon gate and the surface of active area from etching damage
KR100731143B1 (ko) 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법
KR0172041B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR19980057703A (ko) 반도체소자의 게이트 형성방법
KR19980055970A (ko) 트랜지스터 제조 방법
KR20030001820A (ko) 반도체 소자의 제조방법
KR19980060637A (ko) 반도체 소자의 콘택홀 형성방법
KR19980084262A (ko) 반도체장치의 물질층 식각방법
KR970018253A (ko) 반도체 소자의 제조방법
KR20020068899A (ko) 실리사이드 블록막을 이용한 실리사이드 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee