KR930014586A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR930014586A
KR930014586A KR1019920024926A KR920024926A KR930014586A KR 930014586 A KR930014586 A KR 930014586A KR 1019920024926 A KR1019920024926 A KR 1019920024926A KR 920024926 A KR920024926 A KR 920024926A KR 930014586 A KR930014586 A KR 930014586A
Authority
KR
South Korea
Prior art keywords
pair
sio
data input
output
memory cell
Prior art date
Application number
KR1019920024926A
Other languages
English (en)
Other versions
KR960002817B1 (ko
Inventor
기요히로 후루타니
Original Assignee
기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 기타오카 다카시
Publication of KR930014586A publication Critical patent/KR930014586A/ko
Application granted granted Critical
Publication of KR960002817B1 publication Critical patent/KR960002817B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1실시예에 의한 반도체기억장치의 구성도.
제2도는 제1도의 반도체기억장치의 동작을 표시하는 타이밍차트.
제3도는 이 발명의 제2실시예에 의한 반도체기억장치의 구성도.
제4도는 제3도의 반도체기억장치의 동작을 표시하는 타이밍차트.
제5도는 이 발명의 제3실시예인 제1도의 반도체기억장치의 다른동작을 표시하는 타이밍차트.
제6도는 이 발명의 제4실시예에 의한 반도체기억장치의 구성도.
제7도는 제6도의 반도체기억장치의 동작을 표시하는 타이밍차트.
제8도는 배경기술인 반도체기억장치의 전체구성도.
제9도는 제8도에 표시한 워드선 구성의 설명도.
제10도는 제8도의 워드선의 다른 구성도.
제11도는 제8도의 1점쇄선(B)로 포위된 부분의 상쇄도.
제12도는 종래의 반도체기억장치의 구성도.
제13도는 제12도의 회로(39)의 상세회로도.
제14도는 제12도의 반도체기억장치의 동작을 표시하는 타이밍차트.
제15도는 종래의 반도체기억장치의 다른예를 표시하는 구성도.
제16도는 제15도의 반도체기억장치의 동작을 표시하는 타이밍차트.
* 도면의 주요부분에 대한 부호의 설명
1 : 감지증폭기영역 2 : 메모리셀영역
5 : 워드선결합영역 6 : 공영역
6R : 판독게이트 6W : 기록게이트
9,10,27,28 : 입출력게이트

Claims (10)

  1. 행과 열방향으로 설치된 다수의 메모리셀영역(2)과, 외부적으로 발생된 데이터와 내부적으로 발생된 데이터를 전달하는 쌍메인데이터 입출력선(GIO)(/GIO)와, 상기 열방향의 한쌍의 메모리셀 영역(2)간 영역(1)에 설치되고 상기 열방향의 인접메모리셀영역으로 데이터를 전달하는 쌍서브데이터 입출력선(SIO)(/SIO)과, 상기 열방향의 한쌍의 메모리셀영역(2)간 영역(1)에 설치되고 상기 열방향의 인접메모리셀의 각 쌍비트선(BL)(/BL)과 상기 쌍서브데이터 입출력선(SIO)(/SIO)간의 데이터입출력선을 제어하는 다수의 데이터입출력 제어수단(7)-(12), (25)-(30)(39)과, 상기 행방향의 메모리셀영역(2)간에 설치되고 워드선(40)의 임피던스를 감소시키는 다수의 임피던스 저감수단(41)과 상기 데이터입출력제어수단(7)-(12), (25)-(30),(39)가 설치된 영역(1)과 상기 임피던스 저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치되고 상기 쌍서브데이터 입출력선의 전위차를 검출하여 상기 쌍메인데이터 입출력선(GIO)(/GIO)으로 출력하는 다수의 판독수단(6R)과, 그리고 상기 데이터입출력제어수단이 설치된 영역(1)과, 상기 임피던스 저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치되고, 상기 쌍메인데이터 입출력선(GIO)(/GIO)의 데이터를 상기 쌍서브데이터 입출력선(SIO)(/SIO)으로 전송하는 기록수단(6W)으로 구성된 반도체기억장치.
  2. 제1항에 있어서, 상기 워드선(40)은 반도체기판상에 형성된 폴리실리콘층과 이 폴리실리콘층상에 형성된 금속선으로 구성되고, 상기 임피던스저간수단이 설치된 영역(5)은 소정거리마다 상기 금속선과 폴리실리콘층에 접속하는 접촉공(41)으로 구성된 반도체기억장치.
  3. 제1항에 있어서, 상기 워드선(WL)의 임피던스를 저감하는 상기 수단(41)은 버퍼수단으로 구성된 반도체기억장치.
  4. 제1항에 있어서, 상기 데이터입출력제어수단(7)-(12), (25)-(30), (39)은 인접메모리셀영역(2)의 각 쌍비트선(BL)(/BL)의 전위차를 검출하는 감지증폭기(39S)와, 상기 인접메모리셀 영역(2)의 각 쌍비트선과 상기 서브 쌍데이터입출력선(SIO)(/SIO)간에 접속된 입출력게이트(9)(10)(27)(28)로 구성된 반도체기억장치.
  5. 제4항에 있어서, 상기 감지증폭기(39S)는 상기 판독수단(6R)과 동일한 면적인 반도체기억장치.
  6. 제1항에 있어서, 상기 데이터입출력제어수단(7)-(12), (25)-(30), (39)가 설치된 영역(1)과 상기 임피던스저감수단(41)이 설치된 영역(5)으로 포위된 상기 영역(6)은 상기 쌍서브데이터 입출력선(SIO)(/SIO)을 균등화하는 이퀼라이즈수단(39E)로 구성된 반도체기억장치.
  7. 제1항에 있어서, 상기 데이터입출력제어수단(7)-(12), (25)-(30), (39)가 설치된 영역(1)과 임피던스저감수단(41)이 설치된 영역(5)으로 포위된 상기 영역(6)은 쌍서브데이터입출력선(SIO)(/SIO)에 나타나는 신호의 전위차를 일정전위로 제한하는 수단(69)(70)을 추가로 반도체기억장치.
  8. 행과 열 방향으로 배치되고, 각각에 행방향으로 설치된 다수의 워드선과, 열방향으로 설치된 다수의 비트선과, 각 워드선과 각 비트선의 교점에 설치된 다수의 메모리셀이 포함된 다수의 메모리셀영역(2)과 ; 외부적으로 발생된 데이타와 내부적으로 발생된 데이터를 전달하는 쌍메인데이터 입출력선(GIO)(/GIO)와, 상기 열방향의 한쌍의 메모리셀영역(2)간에 각각 상기 열방향(2)의 인접메모리셀영역에 대하여 데이터를 전달하는 다수의 쌍서브데이터 입출력선(SIO)(/SIO)과 ; 상기 열방향의 메모리셀영역(2)내 각 비트선쌍의 전위를 검출하는 다수의 감지증폭기(39S)와, 상기 열방향의 각쌍의 메모리셀영역(2)간에 설치되고, 각각 상기 열방향의 인접메모리셀영역(2)의 각 쌍비트선과 상기 쌍서브데이터 입출력선(SIO)(/SIO)간에 접속된 다수의 입출력게이트(9)(10)(27)(28)와 ; 상기 행방향의 메모리셀영역(2)간에 설치되고, 상기 워드선의 임피던스를 저감하는 다수의 임피던스 저감수단(41)과 ; 상기 입출력게이트(9)(10)(27)(28)와 상기 감지증폭기(39S)가 설치된 영역(1)과, 상기 임피던스 저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치된 다수의 판독수단(6R)과, 상기 입출력게이트(9)(10)(27)(28)과 상기 감지증폭기(39S)가 설치된 영역(1)과 상기 임피던스저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치되고, 상기 쌍메인데이터 입출력선(GIO)(/GIO)상의 데이터를 상기 쌍서브데이터이며 입출력선(SIO)(/SIO)으로 전송하는 기록수단(6W)으로 구성된 반도체기억장치.
  9. 제8항에 있어서, 상기 감지증폭기(39S)와 상기 판독수단(6R)은 동시에 활성화되는 반도체기억장치.
  10. 행과 열방향으로 배치되고, 각각에 행방향으로 설치된 다수의 워드선과, 열방향으로 설치된 다수의 비트선과, 각 워드선과 각 비트선의 교점에 설치된 다수의 메모리셀이 포함된 다수의 메모리셀영역(2)과 ; 외부적으로 발생된 데이터와 내부적으로 발생된 데이터를 전송하는 쌍메인데이터 입출력선(GIO)(/GIO)과, 상기 열방향의 메모리셀영역의 각쌍간에 설치되고, 각각 상기 열방향(2)의 인접메모리셀영역(2)에 대한 데이터를 전송하는 다수의 쌍서브데이터 입출력선(SIO)(/SIO)과, 상기 열방향의 메모리셀영역(2)의 각 쌍비트선(BL)(/BL)전위를 검출하는 다수의 감지증폭기(39S)와, 상기 열방향의 각쌍의 메모리셀영역(2) 각쌍간에 설치되고, 각각 인접메모리셀영역(2)의 각 쌍비트선(BL)(/BL)과 상기 쌍서브데이터 입출력선(SIO)(/SIO)간에 각각 접속된 다수의 입출력게이트(9)(10)(27)(28)와, 상기 행방향의 메모리셀영역간에 설치되고, 상기 워드선의 임피던스를 저감하는다수의 임피던스저감수단(41)과 ; 상기 입출력게이트(9)(10)(27)(28)과 상기 감지증폭기(39S)가 설치된 영역(1)과 상기 임피던스저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치되고, 상기 쌍서브데이터 입출력선(SIO)(/SIO)의 전위차를 검출하여 상기 쌍메인데이터입출력선(GIO)(/GIO)으로 출력하는 다수의 판독수단(6R)과 ; 상기 입출력게이트(9)(10)(27)(28)과 상기 감지증폭기(39S)가 설치된 영역(1)과 상기 임피던스저감수단(41)이 설치된 영역(5)으로 포위된 영역(6)에 설치되고, 상기 쌍메인데이터 입출력(GIO)(/GIO)의 데이터를 상기 쌍서브데이터 입출력선(SIO)(/SIO)로 전달하는 기록수단(6W)과, 상기 쌍서브데이터입출력선(SIO)(/SIO)의 전위차를 일정전위로 제어하는 수단(69)-(72)으로 구성된 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920024926A 1991-12-26 1992-12-21 반도체기억장치 KR960002817B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP34468391 1991-12-26
JP91-344683 1991-12-26
JP92-203717 1992-07-30
JP4203717A JP2775552B2 (ja) 1991-12-26 1992-07-30 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930014586A true KR930014586A (ko) 1993-07-23
KR960002817B1 KR960002817B1 (ko) 1996-02-26

Family

ID=26514078

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024926A KR960002817B1 (ko) 1991-12-26 1992-12-21 반도체기억장치

Country Status (4)

Country Link
US (2) US5291432A (ko)
JP (1) JP2775552B2 (ko)
KR (1) KR960002817B1 (ko)
DE (1) DE4244085C2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369622A (en) * 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5537346A (en) * 1994-05-20 1996-07-16 Samsung Electronics Co., Ltd. Semiconductor memory device obtaining high bandwidth and signal line layout method thereof
JPH08167290A (ja) * 1994-12-15 1996-06-25 Mitsubishi Electric Corp 半導体記憶装置
JP3666671B2 (ja) 1994-12-20 2005-06-29 株式会社日立製作所 半導体装置
JPH09161476A (ja) 1995-10-04 1997-06-20 Toshiba Corp 半導体メモリ及びそのテスト回路、並びにデ−タ転送システム
JP3884299B2 (ja) * 1996-03-11 2007-02-21 株式会社東芝 半導体記憶装置
JPH11265995A (ja) * 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
US5909388A (en) * 1998-03-31 1999-06-01 Siemens Aktiengesellschaft Dynamic random access memory circuit and methods therefor
JP4891472B2 (ja) * 2000-07-10 2012-03-07 エルピーダメモリ株式会社 半導体集積回路装置
PL1687609T3 (pl) 2003-10-28 2015-05-29 Epoch Biosciences Inc Sondy fluoroscencyjne do wykrywania DNA przez hybrydyzację o ulepszonej czułości i niskim tle
US7218564B2 (en) * 2004-07-16 2007-05-15 Promos Technologies Inc. Dual equalization devices for long data line pairs
US7046578B2 (en) 2004-08-23 2006-05-16 Micron Technology, Inc. Method and apparatus for memory device wordline
KR100649351B1 (ko) * 2005-03-31 2006-11-27 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
JP4485551B2 (ja) * 2007-08-02 2010-06-23 ライジング・シリコン・インコーポレーテッド 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
JPH0772991B2 (ja) * 1988-12-06 1995-08-02 三菱電機株式会社 半導体記憶装置
JPH04203717A (ja) * 1990-11-30 1992-07-24 Hitachi Ltd 空冷式空気調和機用室外送風機の回転数制御方式
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로
JP3283547B2 (ja) * 1991-08-29 2002-05-20 株式会社日立製作所 半導体メモリ装置

Also Published As

Publication number Publication date
DE4244085A1 (ko) 1993-07-01
KR960002817B1 (ko) 1996-02-26
JPH05234362A (ja) 1993-09-10
USRE36169E (en) 1999-03-30
DE4244085C2 (de) 1995-03-09
JP2775552B2 (ja) 1998-07-16
US5291432A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
US6985394B2 (en) Integrated circuit devices including input/output line pairs and precharge circuits and related memory devices
US4586171A (en) Semiconductor memory
US5815428A (en) Semiconductor memory device having hierarchical bit line structure
US5929492A (en) Contact structure of column gate and data line
KR930014586A (ko) 반도체 기억장치
KR890010905A (ko) 반도체 기억장치 및 액세스방법
KR880004479A (ko) 다이나믹형 반도체기억장치
KR860003604A (ko) 반도체 메모리 장치
JPH0758215A (ja) 半導体メモリ装置
KR19980058196A (ko) 잡음특성을 개선한 셀 어레이 및 센스앰프의 구조
KR910010530A (ko) 램 테스트시 고속 기록회로
KR0172368B1 (ko) 저전력 반도체 메모리 장치
US6094392A (en) Semiconductor memory device
US6975552B2 (en) Hybrid open and folded digit line architecture
KR970029766A (ko) 반도체 메모리 장치
JPS61255591A (ja) 半導体メモリ
KR900008523A (ko) 반도체 메모리 소자
KR960038985A (ko) 데이타 리드/라이트 방법 및 그 장치
KR860002156A (ko) 반도체 장치
US6021062A (en) Semiconductor memory device capable of reducing a load imposed upon a sense amplifier to shorten a sensing time
US6477074B2 (en) Semiconductor memory integrated circuit having high-speed data read and write operations
KR100406545B1 (ko) 비트라인 감지증폭 후의 프리차지 개선을 위한 메모리 소자
KR100228525B1 (ko) 더미셀을 이용한 비트라인 센싱방법
JPH02126495A (ja) 半導体メモリ
KR100417856B1 (ko) 프리챠지 모드를 갖는 반도체 메모리 장치 및 비트 라인쌍의 프리챠지 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090225

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee