KR930011277A - 평탄화된 구조에서의 자기정렬콘택 제조방법 - Google Patents
평탄화된 구조에서의 자기정렬콘택 제조방법 Download PDFInfo
- Publication number
- KR930011277A KR930011277A KR1019910019558A KR910019558A KR930011277A KR 930011277 A KR930011277 A KR 930011277A KR 1019910019558 A KR1019910019558 A KR 1019910019558A KR 910019558 A KR910019558 A KR 910019558A KR 930011277 A KR930011277 A KR 930011277A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- contact
- forming
- groove
- spacer
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 고집적 반도체 소자의 평탄화된 구조에서의 자기정렬 콘택제조방법에 관한 것으로, 평탄화된 구조의 콘택부위에 적당한 단자의 절연층을 형성하고, 그 상부에 스페이서 형성용 절연층을 형성한다음 마스크없이 건식식각 방법으로 절연층을 식각하여 절연층 스페이서를 형성하고 계속하여 콘택홈을 형성함으로서 콘택형성시 공정여유치를 확보할 수 있을 뿐만 아니라 상당히 완화된 단차를 갖는 콘택을 형성할 수 있는 자기정렬콘택 제조방법이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제5도는 본 발명에 의해 평탄화된 구조에서의 자기정렬콘택 형성방법으로 콘택하는 단계를 도시한 단면도.
Claims (3)
- 실리콘 기판 상부에 소정의 도전층 패턴을 형성하고, 그 상부에 제1절연층을 평탄하게 형성한다음, 마스크패턴 공정으로 평탄화된 제1절연층을 제거하여 콘택홈을 형성하고, 도전층을 콘택시키는 제조방법에 있어서, 콘택부위에 절연막 스페이서를 형성하여 하층구조를 보호하고 완화된 에스펙트비를 가진 콘택을 제조하기 위하여, 상기 평탄하게 형성된 제1절연층 상부에 예정된 두께의 제2절연층을 형성한 다음, 마스크 패턴 공정으로 예정된 콘택영역의 제2절연층을 제거하여 측벽단차를 갖는 홈을 형성하는 단계와, 상기 홈을 포함하는 전체구조상부에 스페이서 형성용 제3절연층을 형성한 다음, 건식식각 공정으로 상기 스페이서 형성용 제3절연층을 식각하여 홈측벽에 제3절연층 스페이서를 형성하는 단계와, 홈저부의 노출된 제1절연층을 식각하여 예정된 도전층 패턴이 노출된 콘택홈을 형성하고 도전층을 형성하여 도전층패턴에 콘택시키는 단계로 이루어지는 것을 특징으로 하는 평탄화된 구조에서의 자기콘택정렬 제조방법.
- 제1항에 있어서, 상기 홈을 형성하는 단계에서, 제2절연층 하부의 제1 절연충의 일정두께까지 제거하는 것을 포함하는 것을 특징으로 하는 평탄화된 구조에서의 자기정렬콘택 제조방법.
- 제1항에 있어서, 상기 제3 절연층 스페이서를 형성하는 단계에서, 제3절연층을 식각할때 제2 절연층의 일정두께까지 제거하는 것을 포함하는 것을 특징으로 하는 평탄화된 구조에서의 자기정렬콘택 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019558A KR930011277A (ko) | 1991-11-05 | 1991-11-05 | 평탄화된 구조에서의 자기정렬콘택 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910019558A KR930011277A (ko) | 1991-11-05 | 1991-11-05 | 평탄화된 구조에서의 자기정렬콘택 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR930011277A true KR930011277A (ko) | 1993-06-24 |
Family
ID=67348580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019558A KR930011277A (ko) | 1991-11-05 | 1991-11-05 | 평탄화된 구조에서의 자기정렬콘택 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930011277A (ko) |
-
1991
- 1991-11-05 KR KR1019910019558A patent/KR930011277A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR890015376A (ko) | 전자소자에 대한 전기적 접속방법 | |
| KR940012647A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| KR970072325A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR940022801A (ko) | 반도체소자의 콘택 형성방법 | |
| KR930011277A (ko) | 평탄화된 구조에서의 자기정렬콘택 제조방법 | |
| KR880010473A (ko) | 반도체장치의 제조방법 | |
| KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940012572A (ko) | 반도체 장치에서의 콘택트 형성방법 | |
| KR950004413A (ko) | 반도체 소자의 콘택제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026740A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052391A (ko) | 반도체 장치의 콘택홀 형성 방법 | |
| KR970054002A (ko) | 반도체 메모리장치의 제조방법 | |
| KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
| KR960006001A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970030485A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026835A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR930009024A (ko) | 반도체 소자의 콘택형성방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR920010908A (ko) | 개선된 핀 구조를 갖는 디램 셀 및 그의 제조방법 | |
| KR960019732A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR970013362A (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR960035809A (ko) | 반도체 장치의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |