KR930009095A - Soi 구조를 갖는 반도체 장치 제조방법 - Google Patents
Soi 구조를 갖는 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR930009095A KR930009095A KR1019910017325A KR910017325A KR930009095A KR 930009095 A KR930009095 A KR 930009095A KR 1019910017325 A KR1019910017325 A KR 1019910017325A KR 910017325 A KR910017325 A KR 910017325A KR 930009095 A KR930009095 A KR 930009095A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- well
- substrate
- seg
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000010410 layer Substances 0.000 claims abstract 25
- 239000000758 substrate Substances 0.000 claims abstract 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- 239000011241 protective layer Substances 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- 238000005530 etching Methods 0.000 claims abstract 2
- 238000001953 recrystallisation Methods 0.000 claims abstract 2
- 238000000034 method Methods 0.000 claims 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000001312 dry etching Methods 0.000 claims 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 125000006850 spacer group Chemical group 0.000 claims 2
- 238000002161 passivation Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 238000009279 wet oxidation reaction Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
반도체 기판상에 활성영역 개구부에 대한 기판을 식각하여 웰을 형성하고 이 웰 바닥부에 기저 절연막을 기판 레벨 이하로 형성하는 단계, 웰내의 노출된 실리콘 측벽에 기초하여 선택적 에피택셜 실리콘(SEG층)층을 개구부를 지지하는 절연층의 표면 레벨 이하로 성장시켜 재결정화 하는 단계, 상기 SEG층 표면을 보호하기 위한 보호층 형성 후, 비활성영역을 상기 기저 절연층 측면의 일부가 노출되도록 막질을 제거하는 단계, 상기 보호층의 제거 및 드러난 반도체 층에 대해 산화층의 형성으로 SOI 구조를 위한 측벽 절연층의 형성 단계, SEG층에 대해 반도체 소자 형성으로 이루어지는 것을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 SOI 구조를 갖는 반도체 장치 제조 공정 수순도.
제3도는 다른 실시예로서, SOI 구조를 갖는 반도체 장치 제조 공정 수순도이다.
Claims (7)
- 반도체 기판상에 정의된 활성영역 개구부에 대해 기판을 식각하여 웰을 형성하고 이 웰 바닥부에 기저 절연막을 기판 레벨 이하로 형성하는 단계, 웰내의 노출된 실리콘 측벽에 기초하여 선택적 에피택셜 실리콘(SEG층)층을 개구부를 지지하는 절연층의 표면 레벨 이하로 성장시켜 재결정화 하는 단계, 상기 SEG층 표면을 보호하기 위한 보호층 형성 후, 비활성영역을 상기 기저 절연층 측면의 일부가 노출되도록 막질을 제거하는 단계, 상기 보호층의 제거 및 드러난 반도체 층에 대해 산화층의 형성으로 SOI 구조를 위한 측벽 절연층의 형성 단계, SEG층에 대해 반도체 소자 형성으로 이루어지는 것을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 소자형성영역인 개구부 형성 단계는 반도체 기판상에 질화 실리콘층을 침적 형성하고 사진식각방법으로 형성되는 것이 특징인 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 개구부 상의 노출된 기판영역에 대해 건식식각 방법으로 비어 있는 육면체 형태의 웰을 형성하고, 이 웰의 바닥부는 기판 전면에 걸쳐 고온 산화막층을 침적 형성하고, 전식식각에 의해 SOI 구조를 위한 기저 절연층이 형성됨을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 개구부 상의 노출된 기판영역에 대해 건식식각방법으로 비어 있는 육면체 형태의 웰을 형성하고, 기판 전면에 걸쳐 얇은 질화 실리콘층의 형성으로 웰 측벽에 대해 비등방성식각방법에 의한 스페이서를 형성하고, 스페이서 바닥부에 대해 습식 산화공정으로 SOI 구조를 위한 기저 절연층이 형성됨을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 형성된 SEG층 상의 보호층은 SPCVD에 의한 HTO 막인 것을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, SEG층 상에 반도체 소자 형성후, 활성영역과 비활성 영역간의 단차가 없도록 비활성영역에 HTO막을 매립시키는 단계를 더욱 포함함을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 SEG층에 형성되는 능동소자의 크기는 0.1㎛의 설계 규칙을 갖고 형성됨을 특징으로 하는 SOI구조를 갖는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017325A KR940006685B1 (ko) | 1991-10-02 | 1991-10-02 | Soi 구조를 갖는 반도체 장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910017325A KR940006685B1 (ko) | 1991-10-02 | 1991-10-02 | Soi 구조를 갖는 반도체 장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930009095A true KR930009095A (ko) | 1993-05-22 |
| KR940006685B1 KR940006685B1 (ko) | 1994-07-25 |
Family
ID=19320720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910017325A KR940006685B1 (ko) | 1991-10-02 | 1991-10-02 | Soi 구조를 갖는 반도체 장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006685B1 (ko) |
-
1991
- 1991-10-02 KR KR1019910017325A patent/KR940006685B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006685B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970060447A (ko) | 반도체 소자의 아이솔레이션 방법 | |
| KR880014691A (ko) | 반도체 장치의 제조방법 | |
| KR970053386A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR950021364A (ko) | 반도체 소자분리 방법 | |
| KR930009095A (ko) | Soi 구조를 갖는 반도체 장치 제조방법 | |
| KR960026594A (ko) | 반도체 장치의 소자 분리방법 | |
| KR950021390A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR980006066A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR960026727A (ko) | 고주파 반도체 장치의 제조방법 | |
| KR920010818A (ko) | 반도체 제조방법 | |
| KR970008483A (ko) | 반도체장치 제조방법 | |
| KR950024253A (ko) | 반도체 장치의 에스오아이(soi)구조 형성방법 | |
| KR970023736A (ko) | 반도체장치의 콘택부 형성방법 | |
| KR970054110A (ko) | 반도체소자의 제조방법 | |
| KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR930005265A (ko) | SOI(silicon on insulator)구조의 반도체 장치 제조방법 | |
| KR930005104A (ko) | Soi 구조를 갖는 반도체 장치 제조방법 | |
| KR960026592A (ko) | 반도체 장치의 소자 분리방법 | |
| KR970052290A (ko) | 반도체 소자의 제조방법 | |
| KR960005935A (ko) | 반도체 소자의 필드 산화막 제조방법 | |
| KR970053486A (ko) | 반도체 소자 분리방법 | |
| KR970030329A (ko) | 반도체장치의 패드폴리 형성방법 | |
| KR940008045A (ko) | 반도체 장치의 소자 절연 방법 | |
| KR970072309A (ko) | 반도체 소자의 분리 방법 | |
| KR970067707A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |