KR930005220A - 고집적 반도체 메모리 장치의 커패시터 제조방법 - Google Patents
고집적 반도체 메모리 장치의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR930005220A KR930005220A KR1019910015251A KR910015251A KR930005220A KR 930005220 A KR930005220 A KR 930005220A KR 1019910015251 A KR1019910015251 A KR 1019910015251A KR 910015251 A KR910015251 A KR 910015251A KR 930005220 A KR930005220 A KR 930005220A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating material
- forming
- material layer
- layer
- conductive layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 고집적 반도체 메모리장치의 커패시터를 제조하기 위한 간략한 레이아웃도.
Claims (14)
- 소오스영역, 드레인영역 및 게이트전극을 구비한 하나의 트랜지스터, 및 상기 트랜지스터의 소오스영역와 접촉하는 원통형 스토리지전극, 유전체막 및 플레이트전극을 구비한 하나의 커패시터로 이루어진 메모리셀들이 규칙적인 모양으로 반도체기판에 형성된 메모리장치의 커패시터 제조방법에 있어서, 상기 트랜지스터가 형성되어 있는 반도체기판 전면에 그 표면이 평탄화된 제1 절연물질층을 형성하는 공정, 스토리지 전극 형성을 위한 마스크패턴을 이용하여 상기 제1 절연물질층을 소정의 깊이만큼 식각해내므로 요부를 형성하는 공정, 상기 스토리지전극을 트랜지스터의 소오스영역과 접속시키기 위한 콘택홀을 상기 소오스영역 상에 형성하는 공정, 결과물 전면에 소정의 두께로 제2절연물질층을 형성하는 공정, 상기 제2절연물질층을 이방성식각하므로 상기 요부 및 콘택홀 측벽에 스페이서를 형성하는 공정, 결과물 전면에 소정의 두께로 제1도전층을 증착하는 공정, 상기 제1 도전층을 부분적으로 식각해 내므로 각 셀 단위로 한정된 스토리지전극을 형성하는 공정, 상기 포토레지스트를 제거하는 공정, 및 상기 제1 절연물질층 및 스페이서를 소정의 깊이까지 식각해내는 공정을 구비하는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1절연물질층은 저온에서 평탄화시킬 수 있는 물질로 구성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제2항에 있어서, 상기 물질은 PE-TEOS, PE-Oxide중 어느 하나인 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1 절연물질층과 제2절연물질층은 건식식각에 있어서 다른 식각율을 가지는 물질로 구성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제4항에 있어서, 상기 제1절연물질층은 BPSG이고, 상기 제2절연물질층은 고온산화막으로 구성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제5항에 있어서, 상기 제2절연물질층을 형성하기 전에 결과물 전면에 200Å 정도 두께의 질화물층을 형성하는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제6항에 있어서, 상기 질화물층은 인산으로 제거하는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 결과물 전면에 소정의 두께로 제1도전층을 증착하는 상기 공정이전에 게이트전극 및 비트라인 높이정도까지만 상기 스페이서를 남기고 나머지는 제거해 내는 공정을 추가하는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제5항에 있어서, 상기 제1절연물질층은 두단계, 즉 3,000Å정도뚜게로 BPSG을 도포한 후 900℃, 질소분위기에서 30분간 리플로우시키는 첫번째 단계와, 6,000Å 정도의 두께로 상기 BPSG를 재도포한 후 같은 조건하에서 리플로우시키는 두번째 단계에 의해 형성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제5항에 있어서, 상기 제2절연물질층의 두께는 약 1,500Å 정도인 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 스토리지전극 형성을 위한 마스크패턴을 이용하여 상기 제1절연물질층을 소정의 깊이만큼 식각해내므로 요부를 형성하는 상기 공정에서, 상기 소정의 깊이란 게이트전극 및 비트라인의 최상부 표면이 드러나지 않을 정도의 깊이인 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1 도전층은 약 1,000Å 정도의 두께로 증착되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1 도전층 및 제2도전층은 불순물이 도우프된 다결정실리콘으로 구성되는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.
- 제1항에 있어서, 상기 제1 도전층을 부분적을 식각해내므로 각 셀 단위로 한정된 스토리지 전극을 형성하는 공정은, 상기 제1 도전층이 형성되어 있는 결과물 전면에 포토레지스트를 도포하는 공정, 제1 도전층의 최상부 표면에 부분적으로 드러날때까지 상기 포토레지스트를 에치백하는 공정, 상기 에치백공정에 의해 표면으로 노출된 제1 도전층을 부분적으로 식각하는 공정으로 이루어지는 것을 특징으로 하는 고집적 반도체 메모리장치의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015251A KR940009612B1 (ko) | 1991-08-31 | 1991-08-31 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910015251A KR940009612B1 (ko) | 1991-08-31 | 1991-08-31 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930005220A true KR930005220A (ko) | 1993-03-23 |
| KR940009612B1 KR940009612B1 (ko) | 1994-10-15 |
Family
ID=19319454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910015251A KR940009612B1 (ko) | 1991-08-31 | 1991-08-31 | 고집적 반도체 메모리장치의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009612B1 (ko) |
-
1991
- 1991-08-31 KR KR1019910015251A patent/KR940009612B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009612B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0131744B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970000229B1 (ko) | 디램 캐패시터의 제조방법 | |
| KR930009087A (ko) | 반도체 메모리장치의 제조방법 | |
| KR100207463B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100301369B1 (ko) | 반도체메모리장치의커패시터제조방법 | |
| KR0141950B1 (ko) | 반도체소자의 제조방법 | |
| JPH07283327A (ja) | 半導体メモリセル及びその製造方法並に半導体メモリセルのキャパシタ製造方法 | |
| KR930005220A (ko) | 고집적 반도체 메모리 장치의 커패시터 제조방법 | |
| KR100322881B1 (ko) | 반도체장치의 커패시터 제조방법 | |
| KR0164070B1 (ko) | 반도체소자의 전하보존전극 제조방법 | |
| KR960003772B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930010111B1 (ko) | 고집적 반도체 메모리장치의 커패시터 제조방법 | |
| KR0154159B1 (ko) | 반도체 소자의 전하보존전극 제조방법 | |
| KR970067875A (ko) | 반도체 메모리장치의 제조방법 | |
| KR100400285B1 (ko) | 반도체 소자의 제조방법 | |
| KR950008248B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930008882B1 (ko) | 반도체 메모리 소자의 더블스택 커패시터 제조방법 | |
| KR0183728B1 (ko) | 반도체장치의 캐패시터 및 그 제조방법 | |
| KR930008584B1 (ko) | 반도체 메모리 셀 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR100235948B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR0126624B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0126114B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR0166032B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050909 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |