KR930002919A - 컴팩트한 고장 안전 인터페이스 및 그것을 포함하는 보우팅 모듈 - Google Patents
컴팩트한 고장 안전 인터페이스 및 그것을 포함하는 보우팅 모듈 Download PDFInfo
- Publication number
- KR930002919A KR930002919A KR1019920013514A KR920013514A KR930002919A KR 930002919 A KR930002919 A KR 930002919A KR 1019920013514 A KR1019920013514 A KR 1019920013514A KR 920013514 A KR920013514 A KR 920013514A KR 930002919 A KR930002919 A KR 930002919A
- Authority
- KR
- South Korea
- Prior art keywords
- interface
- input
- output
- inverting component
- compensation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/187—Voting techniques
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/007—Fail-safe circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Human Computer Interaction (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Safety Devices In Control Systems (AREA)
- Power Sources (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는본 발명에 따른 컴팩트한 고장 안전 인터페이스의 블록도,
제2도는 제1도에 있어서의 인터페이스의 반전 성분의 특별한 실시예,
제3도는 제1도에 따른 인터페이스와 테스트 장치의 연관도,
제4도는 보상 데이터 비트를 공급하는 2개의 독립 컨트롤 채널에 의해서 전달되는 하나의 데이터 비트와 연관되는 인터페이스도,
제5도는 본 발명에 따른 인터페이스에 의해서 형성된 재구성 가능 2/3 보우팅 모듈의 개략도.
Claims (10)
- 입/출력을 각각 포함하는 직렬 연결 반전 성분(2a, .....,2n)의 홀수개(n)와, 첫번째 반전 성분(2a)의 입력에 연결된 마지막 반전 성분(2n)의 출력을 포함하며, 각 반전 성분은 인터페이스 입력을 구성하는 첫번째 및 두번째의 전원 입력(3,4)을 포함하고, 반전성분의 모든 첫번째 전원 입력(3)이 소정의 로직 레벨(1)에 의해서 공급되고 반전 성분의 모든 두번째 전원 공급 입력(4)이 이전의 로직 레벨에서 보상된 로직레벨(0)의 신호에 의해서 공급되는 경우 마지막 반전 성분으로 부터 출력에 발진 신호를 공급하기 위하여, 또한 반대의 경우에 연속신호를 공급하기 위하여, 2진 로직 인터페이스 입력 신호(a3 내지 n3,a4 내지 n4)를 이용하는 것을 특징으로 하는 컴팩트한 고장 안전 인터페이스.
- 제1항에 있어서, 마지막 반전 성분(2n)의 출력에 연결된 1차 권선과 정류 회로(D1)에 의해서 인터페이스의 출력(S)에 연결된 2차 권선을 갖는 변성기(TR)로 구성되는 출력회로를 포함하는 것을 특징으로 하는 인터페이스.
- 제2항에 있어서, 마지막 반전 성분(2n)의 출력에 변성기(TR)의 1차 권선을 직렬 연결하는 캐퍼시터(C2)를 포함하는 것을 특징으로 하는 인터페이스.
- 제1항에 있어서, 반전 성분에 직렬 연결된 홀수의 출력과 입력 사이에 병렬 연결된 RC회로(R1,C1)를 포함하는 것을 특징으로 하는 인터페이스.
- 제1항에 있어서, 인터페이스의 입/출력 신호 사이의 일치성을 체크하기 위하여, 이들 신호의 불일치의 경우에 인터페이스 고장 신호를 공급하기 위하여 인터페이스의 입력(3,4) 및 출력(S)에 연결된 테스트 장치(5)를 포함하는 것을 특징으로 하는 인터페이스.
- 제5항에 있어서, 상기 테스트 장치는, 2진 입력 신호의 주기 보다도 훨씬 짧은 프리셋 주기의 테스트 신호를 인터페이스의 입력에 주기적으로 공급하는 것을 특징으로 하는 인터페이스.
- 2개 이상의 독립 컨트롤 채널(A,B ; D,E,F)에 연결된 보우팅 모듈(Voting module)에 있어서, 제1항에 따른 1이상의 인터페이스(7)와, 채널중 하나로 부터 데이터 신호(Ak;Dk,Ek,Fk) 및 다른 채널(B;E,F,D)로 부터 보상 데이터 신호(Bk;EK.Fk,Dk)를 각각 받아들이는 1 이상의 인터페이스의 반전 성분(2a)의 전원입력(3,4)을 포함하는 것을 특징으로 하는 보우팅 모듈.
- 제7항에 있어서, 각 컨트롤 채널이 2진 보고 신호(CA,CB;CD,CE,CF) 및 1에 대한 그의 보상을 공급하며, 이 보고 신호가 채널의 정확한 동작의 경우에 상기 소정의 로직 레벨(1)로 존재하고, 채널에서 검출된 고장의 경우에 보상 로직 레벨(0)로 존재하며, 채널의 보고 신호 및 그의 보상은 인터페이스의 다른 반전 성분의 첫번째 및 두번째의 전원 입력(3,4)에 각각 제공되는 것을 특징으로 하는 보우팅 모듈.
- 제8항에 있어서, 제1채널이 정확히 동작하고 제2채널이 고장난 경우만 데이터 신호를 유효화시키기 위하여, 그의 전원 입력(3,4)에서 제1 컨트롤 채널(D;E:F)로 부터 보상 데이터 신호(Dk,;Ek,;Fk,)를 받아들이는 1이상이 반전 성분(2a)과 그의 첫번째 및 두번째 전원 입력(3,4)에서 제1채널로 부터 발생되는 보고 신호 및 그의 보상을 각각 받아들이는 반전 성분(2c)과, 그의 첫번째 및 두번째 전원 입력(3,4)에서 제2채널로 부터 발생되는 보고 신호 및 그의 보상을 각각 받아들이는 반전 성분(2d,2e)으로 구성되는 1이상의 보상 인터페이스(10)를 포함하는 것을 특징으로 하는 보우팅 모듈.
- 제7항에 있어서, 컨트롤 채널의 출력에 연결되지 않는 반전 성분의 첫번째 및 두번째의 전원 입력(3,4)이 상기 소정의 로직 레벨(1) 및 그의 보상 로직 레벨(0)에서 각각 개폐되는 것을 특징으로 하는 보우팅 모듈.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9109709 | 1991-07-29 | ||
FR9109709A FR2680024B1 (fr) | 1991-07-29 | 1991-07-29 | Interface de securite compacte et module de vote la comportant. |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930002919A true KR930002919A (ko) | 1993-02-23 |
KR100255056B1 KR100255056B1 (ko) | 2000-05-01 |
Family
ID=9415753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920013514A KR100255056B1 (ko) | 1991-07-29 | 1992-07-28 | 소형의 고장 안전 인터페이스 및 그를 포함하는 보우팅 모듈 |
Country Status (9)
Country | Link |
---|---|
US (1) | US5404497A (ko) |
EP (1) | EP0526350B1 (ko) |
JP (1) | JPH05204509A (ko) |
KR (1) | KR100255056B1 (ko) |
CN (1) | CN1043822C (ko) |
CA (1) | CA2074145C (ko) |
DE (1) | DE69213609T2 (ko) |
ES (1) | ES2094328T3 (ko) |
FR (1) | FR2680024B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GR930100359A (en) * | 1993-09-02 | 1995-05-31 | Koloni Sofia & Sia E E | Strongly fail safe interface based on concurrent checking. |
US6087861A (en) * | 1998-02-11 | 2000-07-11 | International Business Machines Corporation | Data network drivers including balanced current supplies and related methods |
CN101594126B (zh) * | 2008-05-30 | 2011-06-22 | 通嘉科技股份有限公司 | 相位恢复电路、周期信号产生器、电源管理电路及方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3824408A (en) * | 1973-07-20 | 1974-07-16 | Microsystems Int Ltd | Driver circuit |
US3900746A (en) * | 1974-05-03 | 1975-08-19 | Ibm | Voltage level conversion circuit |
DE2900631C2 (de) * | 1979-01-09 | 1981-05-27 | Siemens AG, 1000 Berlin und 8000 München | Sicherheits-Ausgabeschaltung |
US4283690A (en) * | 1979-12-31 | 1981-08-11 | Motorola, Inc. | Low power CMOS oscillator |
US4743782A (en) * | 1984-11-09 | 1988-05-10 | Honeywell Inc. | GaAs level-shift logic interface circuit |
GB2166918B (en) * | 1984-11-13 | 1988-09-14 | Westinghouse Brake & Signal | A circuit arrangement for providing in a fail-safe manner an alternating output signal to a load |
FR2643762B1 (fr) * | 1989-02-27 | 1991-05-10 | Merlin Gerin | Systeme de codage en frequence a haute surete de fonctionnement |
US5208553A (en) * | 1991-04-05 | 1993-05-04 | Q-Bit Corporation | Multi-stage amplifier with shared directional coupler feedback |
JPH06169237A (ja) * | 1991-09-13 | 1994-06-14 | Mitsubishi Electric Corp | リングオシレータ回路 |
-
1991
- 1991-07-29 FR FR9109709A patent/FR2680024B1/fr not_active Expired - Lifetime
-
1992
- 1992-07-10 ES ES92420234T patent/ES2094328T3/es not_active Expired - Lifetime
- 1992-07-10 EP EP92420234A patent/EP0526350B1/fr not_active Expired - Lifetime
- 1992-07-10 DE DE69213609T patent/DE69213609T2/de not_active Expired - Lifetime
- 1992-07-17 CA CA002074145A patent/CA2074145C/en not_active Expired - Lifetime
- 1992-07-20 US US07/915,234 patent/US5404497A/en not_active Expired - Lifetime
- 1992-07-22 JP JP4195469A patent/JPH05204509A/ja active Pending
- 1992-07-28 CN CN92108854A patent/CN1043822C/zh not_active Expired - Lifetime
- 1992-07-28 KR KR1019920013514A patent/KR100255056B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CA2074145C (en) | 2002-11-26 |
CN1069139A (zh) | 1993-02-17 |
FR2680024B1 (fr) | 1993-10-22 |
CA2074145A1 (en) | 1993-01-30 |
US5404497A (en) | 1995-04-04 |
CN1043822C (zh) | 1999-06-23 |
JPH05204509A (ja) | 1993-08-13 |
EP0526350B1 (fr) | 1996-09-11 |
EP0526350A1 (fr) | 1993-02-03 |
DE69213609T2 (de) | 1997-04-30 |
KR100255056B1 (ko) | 2000-05-01 |
FR2680024A1 (fr) | 1993-02-05 |
ES2094328T3 (es) | 1997-01-16 |
DE69213609D1 (de) | 1996-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900002086A (ko) | 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치 | |
KR960003170A (ko) | 전 듀플렉스 자료 통신용 고속 직렬링크 | |
KR890012323A (ko) | 에러정정회로를 갖는 반도체 메모리 | |
KR930020472A (ko) | 틀림정정회로를 가지는 이이피롬 | |
KR870009552A (ko) | 논리회로 | |
KR930002919A (ko) | 컴팩트한 고장 안전 인터페이스 및 그것을 포함하는 보우팅 모듈 | |
DE3576755D1 (de) | Integrierter halbleiterspeicher. | |
US4583013A (en) | Oscillator signal detect circuit | |
JPS61141022A (ja) | キ−ボ−ド・インタ−フエ−ス回路の試験装置 | |
KR930015435A (ko) | 디지탈신호의 동기검출회로 | |
KR960003101A (ko) | 단일 전원 차동 회로 | |
KR950004796A (ko) | 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬 | |
JPS57106966A (en) | Error check system for data transmission bus | |
KR920016944A (ko) | 오데이타 입출력 방지회로 | |
KR960032930A (ko) | 데이터 전송 회로 | |
KR940017177A (ko) | 신호 처리 이중화 회로 | |
EP0136735A1 (en) | Arrangement for checking the counting function of counters | |
SU1377917A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU788378A1 (ru) | Устройство контрол кода "1 из | |
RU2030107C1 (ru) | Парафазный преобразователь | |
SU982099A1 (ru) | Запоминающее устройство с контролем цепей коррекции ошибок | |
SU1411754A1 (ru) | Устройство дл контрол логических блоков | |
KR100213256B1 (ko) | 5비트와 16비트 순환 리던던시 체크 회로 | |
SU470810A1 (ru) | Устройство дл обнаружени ошибок в контрольном оборудовании | |
KR950012216A (ko) | 새로운 메모리 체커 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120202 Year of fee payment: 13 |
|
EXPY | Expiration of term |