KR100255056B1 - 소형의 고장 안전 인터페이스 및 그를 포함하는 보우팅 모듈 - Google Patents

Abstract

인터페이스는 홀수의 반전성분(2a... 2n)을 포함하는 비안정 멀티바이브레이터 링 타입 오실레이터에 의해서 형성된다. 반전 성분의 전원 입력(3,4)은 인터페이스의 기능적인 입력을 구성한다. 오실레이터 출력신호는 입력 중 하나가 틀리게 공급되자마자 연속적인 신호를 발생하며, 인터페이스는 그 안에서 발생할 수 있는 모든 고장과 관련하여 강 고장 안전성을 갖는다. 인터페이스는 보우팅 모듈의 베이스 성분과 같이 이용할 수 있다.

Description

소형의 고장 안전 인터페이스 및 그를 포함하는 보우팅 모듈

제1도는 본 발명에 따른 소형의 고장 안전 인터페이스의 블록도.

제2도는 제1도에 있어서의 인터페이스의 반전성분의 특정 실시예.

제3도는 제1도에 따른 인터페이스와 테스트 장치의 연관도.

제4도는 상보 데이터 비트를 공급하는 2개의 독립 컨트롤 채널에 의해서 전달되는 하나의 데이터 비트와 연관되는 인터페이스를 나타내는 도면.

제5도는 본 발명에 따른 인터페이스에 의해서 형성된 재구성 가능한 2/3 보우팅 모듈의 개략도.

* 도면의 주요부분에 대한 부호의 설명

TR : 변성기 D1 : 정류회로

S : 인터페이스 출력 C2 : 커패시터

3,4 : 전원입력

본 발명은 소형의 보장 안전 인터페이스(compact fail safe interface)에 관한 것이다. 이러한 종류의 인터페이스는 강 고장 안전 시스템에 이용되도록 설계된다.

소정의 고장 안전 시스템은 동적 고장 안전 로직방식을 이용한다.

이러한 시스템의 크기가 상당히 저감되도록 하는 강 고장 안전 주파수 코딩 시스템은 유럽 특허 제EP -385,885 호에 기술되어 있다. 그러나 이 형태의 시스템은 강 고장 안전성을 확보하기 위해서는 필수적으로 주기적인 오프라인 테스트를 요구하고 많은 부품수를 요구하는 단점이 있다.

본 발명의 목적은 동적 로직 방식을 이용하여 보다 작은 크기의 고장 안전 인터페이스를 얻는데 있다. 또한 이 인터페이스는 전력 소비량이 보다 작고, 부품수가 작으며, 강 고장 안전성을 확보하기 위하여 주기적인 오프라인 테스트를 이용할 필요가 없다.

본 발명의 목적은, 입력과 출력을 각각 포함하는 홀수개의 직렬 연결 반전 성분을 구비하고, 마지막 반전 성분의 출력이 제1반전 성분의 입력에 연결되고, 각 반전 성분은 인터페이스 입력을 구성하는 제1, 제2전원 입력을 포함하고, 2진 로직 인터페이스 입력이 공급되어, 반전 성분의 모든 제1진원 입력에 소정의 로직 레벨의 신호가 공급되는 경우 및 반전 성분의 모든 제2전원 입력에 이전의 로직 레벨에 상보(logic level complementary)인 신호가 공급되는 경우, 마지막 반전 성분으로부터의 출력에 발진신호를 공급하고, 반대의 경우에 연속 신호를 공급함으로써 성취된다.

그러므로, 전원입력이 기능적 인터페이스입력을 구성하는 비안정 멀티바이브레이터 링형의 오실레이터를 얻는다. 입력 중 하나가 정확하게 공급되지 않으면, 오실레이터 출력신호는 연속 신호를 발한다.

더욱이, 인터페이스 내부의 어떤 고장은 출력을 바꾸지 못하며 오실레이터의 비발진에 대응하는 안전한 상태로 후반을 스위칭시킨다.

오실레이터로부터의 출력신호는 마지막반전성분의 출력에 연결된 1차 권선 및 정류회로에 의해서 인터페이스 출력에 연결된 2차 권선을 갖는 변성기를 포함하는 출력회로에 의해 바람직한 형태로 된다.

인터페이스를 갖는 온라인 및 오프라인 테스트장치의 결합은 이러한 종류의 인터페이스를 포함하는 시스템의 이용성을 증가시킬 수 있다.

이러한 종류의 인터페이스는 특히 장치의 이용성과 안전성을 증가시키기 위하여 설계된 보우팅 모듈(voting module)을 구성하는 데에 적합하다.

본 발명의 전개에 따라서, 2개 이상의 컨트롤 채널에 연결된 보우팅 모듈은, 본 발명에 따른 1개 이상의 인터페이스를 포함하고, 인터페이스의 하나 이상의 반전 성분의 전원 입력은 채널중 하나로부터의 데이터 신호 및 다른 채널로부터의 상보 데이터 신호를 각각 받아들인다. 각각의 컨트롤 채널은 1에 2진 보고신호 및 그의 상보를 공급하고, 이 보고 신호는 채널이 정상 동작인 경우에 상기 소정의 로직 레벨에 있고, 채널에서 고장이 검출된 경우 상보 로직 레벨에 있고, 채널의 보고신호 및 그의 상보는 각각 인터페이스의 다른 반전성분의 제1 및 제2전원 입력에 공급된다. 그러므로, 인터페이스에 의해서 전송된 데이터 신호는, 데이터 신호가 발생되는 채널 또는 채널들이 양호한 동작상태에 있는 경우만 유효할 수 있고, 재구성 가능한 보우팅 모듈을 제공할 수 있다.

본 발명의 다른 전개에 있어서, 보우팅 모듈은, 전원 입력에서 제1컨트롤 채널로부터의 상보 데이터 신호를 받아들이는 1 이상의 반전성분과, 제1 및 제2전원 입력에서 보고신호 및 제1채널에서 발생한 그의 상보를 각각 받아들이는 단전성분 및 제2 및 제1전원입력에서 보고신호 및 제2채널에서 발생하는 그의 상보를 각각 받아들이는 반전성분을 포함하여, 제1채널이 정상으로 작동하고 제2채널이 고장난 경우만 데이터 신호를 유효하게 한다.

본원 발명의 다른 효과 및 특징은 첨부도면과 관련한 이하의 설명에 의해서 보다 명백해 질 것이다.

제1도에 따른 소형의 고장안전인터페이스는 도면에서 부호가 2a내지 2n인 홀수개의 반전 성분(2)에 의해서 형성된 비안정 멀티바이브레이터 링형의 오실레이터를 포함한다. 이들 반전성분은 직렬 연결되고, 제1반전 성분(2a)의 입력에 마지막 반전 성분(2n)의 출력이 연결된다. 이러한 종류의 오실레이터의 주파수는 매우 고주파이다. 이 발진 주파수는 RC 회로에 의해서 프리셋 값으로 저감될 수 있다. 제1도에서 나타낸 실시예에서, 저항기(R1)는 반전성분(2n)의 입력과 출력사이의 커패시터(C1)와 직렬 연결되며, 저항기(R1)와 커패시터(C1)의 공통점은 반전성분(2a)의 입력에 연결된다. 오실레이터의 소정의 홀수개의 반전성분의 단자에 연결된 RC 회로에 의해서 동일한 결과를 얻을 수 있다.

각 반전 성분(2)은 2개의 전원입력(3,4)을 포함한다. 각 반전 성분(2)은 그의 전원 입력에서 로직 인터페이스 입력신호를 받아들이는데, 즉 반전 성분(2a 내지 2n)의 전원입력(3)에서는 a3 내지 n3를, 대응 전원 입력(4)에서는 a4내지 n4를 각각 받아들인다.

인터페이스 입력신호는 2진 로직 신호이다. 발진을 발생시키기 위하여, 전원입력(3)에 공급된 모든 신호(a3 내지 n3)는 동일한 로직값, 예를 들어 1을 가져야 하며, 전원입력(4)에 공급된 모든 신호(a4 내지 n4)는 이전의 로직값과 상보인 로직값, 예를 들어, 0을 가져야한다. 하나의 입력신호가 이들 조건을 만족하지 못하면, 대응하는 반전 성분은 턴오프되고, 더 이상 발진이 발생하지 않는다.

제2도에 나타낸 반전성분(2)의 특정실시예는 트랜지스터(T1)(예를 들면, MOS형), 및 전원입력(3,4) 사이에 직렬 연결된 저항성분(R2)을 포함한다. 이들 공통점이 인버터의 출력에 연결되며, 인버터의 입력이 트랜지스터의 게이트에 연결된다. 정상적으로 동작하도록 인버터(2)의 입력(3)에는 로직신호(1)가 공급되고, 입력(4)에는 상보로직신호(0)가 공급된다. 로직신호(1)가 인버터의 입력에서 존재하는 경우, 트랜지스터(T1)는 턴온되고, 출력이 로직레벨(0)로 스위칭된다. 반면에, 로직신호(0)가 인버터의 입력에서 공급되는 경우 트랜지스터(T1)는 턴오프되고, 출력은 로직레벨(1)로 스위칭된다.

오실레이터 출력에서, 인터페이스(제1도)는 오실레이터 출력신호를 정형하도록 설계된 출력회로를 포함한다. 제2도에서와 같이 인버터를 사용하면, 오실레이터 출력 신호를 증폭시키는 것이 바람직하고, 출력회로는 그 출력이 증폭기(12)의 입력에 연결되는 정형회로를 포함하며, 이 출력회로는 그 1차 귄선이 변성기의 자기 소거를 실행하도록 설계된 커패시터(C2)에 의해서 증폭기(12) 의 출력에 연결된 펄스변성기(TR)를 포함한다. 정형 회로(11) 및 증폭기(12)(제3 및 제4도에서는 도시생략)에는 적절한 안전 공급 전압(예를 들면 5V)이 공급된다. 변성기의 2차 권선의 단자에서 수집된 신호는 정류되어 인터페이스 출력신호(S)를 공급한다. 제1도에서, 정류는, 2차 권선에 직렬 연결된 다이오드(D1) 및, 인터페이스의 출력에 병렬로 연결핀 커패시터(C3)에 의해서 달성된다.

인터페이스 고유의 고장이 없고 반전 성분의 입력(3)의 로직 입력신호가 로직 레벨(1)에 있고, 입력(4)의 로직 입력 신호가 로직레벨(0)에 있는 경우, 오실레이터가 동작하고, 발진신호가 변성기의 1차 권선의 단자에 공급된다. 이 신호는 변성기의 2차 측에서 정류되고 인터페이스 출력 신호(S)는 연속 전압(예를 들면 5V)인 하이레벨(로직레벨(1))을 갖는다.

반면에, 오실레이터가 동작하지 않으면, 그 출력 신호에 연속신호가 존재하며, 이 연속신호는 변성기에 의해 연속 전압(즉, 0V)인 로우레벨 신호(로직 레벨(0))로 변환된다.

레벨이 0이면, 인터페이스 출력신호(S)의 연속 전압인 로우레벨은 안전상태가 되도록 임의로 설계되며 그 레벨이 1이면, 하이연속 레벨은 비안정 상태가 되도록 임의로 설계되고, 상기한 설계에 따른 상술한 인터페이스는, 비록 다수의 결핍이 존재할지라도, 강 고장 안전 시스템, 즉, 안전성을 유지하는 시스템의 특성을 갖는다. 즉, 인터페이스에 입력 신호(a3 내지 n3, a4 내지 n4)가 입력되어도, 인터페이스 내에서의 단일 고장(단락, 개방, 등등)은 출력(S)을, - 임의의 안전상태, 즉, 레벨(0), - 또는 입력신호에 대응하는 상태, 즉, 신호(a3 내지 n3)가 레벨(1)이고 신호(a4 내지 n4)가 레벨(0)이면, 레벨(1), 하나이상의 신호(a3 내지 n3)가 레벨(0)이거나 하나이상의 신호(a4 내지 n4)가 레벨(1)이면, 레벨(0)에 배치한다.

인터페이스내부의 제2고장 또는 다수의 고장이 존재하는 경우에도 동일하다.

인터페이스는 인터페이스내부의 고장을 검출하기 위해서 설계된 테스트 장치(5)(제3도)와 연결될 수 있다. 이 목적을 위해서, 인터페이스 반진 성분의 입력(3,4) 및 인터페이스의 입력(S)에 연결된 테스트 장치는 인터페이스의 입력신호 값과 그의 출력신호 값 사이의 일관성(consistency)을 체크한다. 인터페이스에서의 고장은 후반의 동작을 변경하지 않거나 안전상태, 상술한 예에서의 신호(S)의 로우 레벨에 이르게 하지 못하므로, 테스트 장치는 안전상태에 이르게 하는 고장을 검출하며, 즉, 입력(a3 내지 n3)에서 1, 입력(a4 내지 n4)에서 0일 때 출력은 하이레벨이 되어야 한다. 이 테스트가 즉, 인터페이스의 동작에 영향을 미치지 않는 온라인을 수행하고, 인터페이스에서의 고장의 검출은 테스트 장치에 의해 적절한 모니터링 유닛에 나타낸다. 이러한 형태의 고장은, 시스템의 안정성을 위태롭게 하지는 않을지라도, 이용 불가능한 인터페이스에 의해서 전송되어야할 데이터를 발생한다. 테스트장치와 각각 결합된 인터페이스의 복제는 달성될 시스템의 안정성을 가능하게 할 뿐만 아니라 그의 이용성을 가능하게 한다.

매우 오랫동안 입력(a3 내지 n3)이 0으로 유지되고 입력(a4 내지 n4)이 1로 유지되어도, 인터페이스의 고장을 검출하기 위하여 테스트장치는 오프라인 테스트를 주기적으로 수행하도록 설계된다. 동시에, 2진 입력 신호의 주기 보다 훨씬 낮은 프리셋 주기동안에 입력(3)에 신호(1)를, 인터페이스의 입력(4)에 신호(0)를 공급한다. 출력신호(S)가 0인 경우, 인터페이스 내부에 고장이 없으면 상태(1)로 스위칭한다. 오프라인테스트의 주기는 인터페이스로부터 하부라인에 위치한 시스템에 의해서 외란으로 간주되는 신호(S)의 임의의 변형 동안 한비트의 정상 주기에 비하여 상당히 짧다. 반면에 1로 스위칭하는 신호(S)는 고장이 없는 것을 가리키는 테스트 장치에 의해서 검출된다.

인터페이스에 공급된 데이터는 컨트롤러, 컴퓨터, 또는 컨트롤채널로부터의 출력 데이터에 의해서 구성될 수 있다. 이 데이터가 2진, 2중 레일 부호화된 데이터, 즉 각 비트가 그의 상보와 결합된 데이터일 경우,인터페이스는 각 데이터 비트와 결합된다. 최소의 실시예에서, 이 인터페이스는 그의 출력이 입력에 연결되고 전원입력(3)에서는 수반되는 비트를, 그리고 그 전원 입력(4)에서는 그 상보를 받아들이는 단일 반전 성분을 포함한다. 실제로, 이런 종류의 컨트롤 채널은 채널의 기능부의 임의의 고장을 검출하도록 설계된 워치도그(watchdog) 회로를 포함한다. 워치도그 회로는 보고 비트(report bit)(C) 및 그 상보()를 공급한다. 그후 보고 비트 및 그 상보는 인터페이스의 제2반전 성분의 입력(3,4)에 각각 공급되어 컨트롤 채널에 의해서 공급된 데이터를 유효하게 또는 유효하지 않도록 한다. 인터페이스가 홀수개의 반전성분을 포함해야 하므로, 제3반전 성분의 입력(3,4)은 각각 1, 0에 위치될 수 있다.

2중 레일 부호화된 2진 데이터를 공급하는 컨트롤러, 컴퓨터 또는 컨트롤 채널은 복잡하고 고가이다. 제4도에서 나타낸 실시예는 2개의 표준 컨트롤 채널을 사용하여 동일한 결과를 얻도록 한다. 이 도면에서, 두개의 컨트롤 채널(6)은 각각 A, B로 나타낸다. 채널(A)은 2진 데이터(A1, .. Ak, ...Am)를 전송하고 보고 비트(CA)및 채널의 정상 동작을 나타내는 그의 상보()를 가한다. 이 데이터는 전압, 예를 들면 로직 레벨(1)에 대해서 5V, 로직레벨(0)에 대해서 0V로 부호화된다. 채널(B)은 채널(A)(Bk=)에 의해서 공급된 데이터에 대하여 상보인 2진 데이터(B1,...Bk,...Bm)를 전송하고, 보고 비트(CB)및 그의 상보()를 가한다.

3개의 반전성분(2a,2b,2c)을 갖는 인터페이스는 채널(A)의 각 데이터비트와 연결된다. 비트(Ak)와 연결된 인터페이스만을 제4도에 나타내었다. 비트(Ak)는 제1반전성분(2a)의 입력(3)에 공급되고, 대응입력(4)에 그 상보(Bk)를 공급한다. 비트(CA,)는 제2인버터(2b)의 입력(3,4)에 각각 공급되며 비트(CB,)는 제3인버터(2c)에 공급된다. 그러므로, 인터페이스는 2/2보우팅 모듈을 구성한다. 인터페이스내부의 고장이 출력을 제로가 되도록 하지 못하고 Ak=1, Bk=0, CA=CB=1,==0, 즉 채널(A,B)에 의해서 공급된 순서(order)(k)의 데이터가 일관적이고(2/2보우트), 그들의 워치도그 회로에 고장이 없고 채널의 기능부에 영향을 미치는 고장을 검출하지 못한다면, 인터페이스 출력 신호 Sk(AB)는 레벨(1)에 있다. 출력(Sk(AB))은, 모든 경우, 즉, - 채널 중 하나의 워치도그 회로가, 이 채널(CA 또는 CB=0)에 어떤 잘못이 있는 것을 가리키자 마자, - 고장이 워치도그 회로(CA=또는 CB=)중 하나에 영향을 미치는 경우, - 2개의 채널에 의해서 공급된 데이터가 일관적이지(Ak=Bk) 않을 경우, - 데이터가 Ak=Bk=0일 경우, - 인터페이스가 인터페이스를 스위칭하는 고유의 고장을 가져 그의 입력에 공급된 데이터에도 불구하고 산전상태를 파괴하는 레벨(0), 또는 안전 레벨로 스위칭한다.

제5도는 본 발명에 따른 복수의 소형의 고장 안전 인터페이스에 의해서 형성된 2/3보우팅 모듈을 나타낸다. 이 모듈은 부호(D,E,F)로 나타내는 3개의 동일 또는 독립컨트롤채널(6)에 연결된다.

각 채널은 각 전압(D1... Dk... Dm, E1... Ek... Em, F1... Fk... Fm)의 부호화된 2진 데이터, 1에 대한 그들의 상보, 각각의 보고 비트(CD, CE 및 CF), 및 1에 대한 그의 상보(,및)(2중 레일 코팅)을 전송한다.

2/3보우팅 모듈은 제4도에 나타낸 형태의, 3개의 반전성분을 갖는 3개의 인터페이스(7)를 포함한다. 불필요하게 도면을 복잡하게 하지 않도록, 각 인터페이스는 반전 성분의 수에 대응하는 2개의 입력(3,4)을 갖는 블록으로 나타내었고, 연결된 반전성분과 같이 동일한 번호(2a,2b 또는 2c)를 붙였으며, 블록(8)은 출력회로를 나타낸다. 제1인터페이스(7)의 반전 성분(2a)은 그의 입력(3)에서 신호(Dk)를, 그의 입력(4)에서 신호()를 받아들인다. 반전 성분(2b)는 그의 각각의 입력(3,4)에서 신호(CD,)를 받아들이며, 반전 성분(2c)은 그의 각각의 입력(3,4)에서 신호(CE,)를 받아들인다. 그러므로, 이 인터페이스는 비트(Dk,) 사이에서 2/2보우트를 실행하고, 이 데이터는 대응 채널(D,E)의 보고 비트에 의해서 유효화다. 이 인터페이스의 출력신호는 Sk(DE)로 표시한다. 마찬가지로, 제2인터페이스(7)는, 그의 제1반전 성분의 입력(3,4)에 각각 공급된, 비트(Ek,)사이의 2/2 보우트에 대응하는 출력 신호(Sk(EF))를 산출한다. 이 데이터는, 그의 비트(CE,)가 반전 성분(2b)의 입력(3,4)에 각각 공급되고, 비트(CF,)가 반전 성분(2c)의 입력(3,4)에 공급되는 채널(E,F)에 의해서 유효화된다. 또한 제3인터페이스(7)는 인버터(2a)의 입력(3,4)에서의 비트(Fk,), 인버터(2b)의 입력(3,4)에서 비트(CF,), 인버터(2c)의 입력(3,4)에서의 비트(CD,)로부터 출력 신호(Sk(FD))를 산출한다. 3개의 인터페이스의 출력(Sk(DE), Sk(EF), Sk(FD))은 로직 OR 회로(9)의 입력에 공급되어, 순서(k)의 비트에 대하여, 보우팅 모듈 출력 신호(Sk)에 공급한다.

3개의 인터페이스, 예를 들면, 간단한 다이오드(OR)에 의해서 형성된 하드 와이어드(hard-wired)형의 OR회로에 의해 형성된 어셈블리는 3개의 채널(D,E,F)에 의해서 공급된 순서(k)의 데이터에 관련하여 2/3보우팅 모듈을 구성한다.

그의 워치도그회로에 의해서 검출되지 않는 채널중 하나가 고장인 경우에, 모듈은 2개의 고장나지 않는 채널에 의해서 공급된 순서(k)의 비트값을 나타내는 신호(Sk)를 공급한다. 그러므로, 예를 들면, Dk=Ek=1,==0이며, Fk=0,=1인 경우, CD=CE=CF=1,===0(워치도그 회로에 의해서 검출되지 않는 채널(F)의 고장)이면, 인터페이스(7)는 각각 신호 Sk(DE)=1, Sk(EF)=0, Sk(FD)=0를 공급하고 출력신호(Sk)는 Sk(DE)=1과 같다. 역으로, Dk=Ek=0,==1,=0, 인 경우, Sk(DE)=Sk(EF)=Sk(FD)=0을 얻는다.

이 보우팅 모듈은 채널중 하나가 고장난 경우, 2/2보우팅 모듈과 같이 자동적으로 재구성되며, 이 고장은 그의 워치도그 회로에 의해서 검출된다. 채널(0)의 워치도그회로가 이 채널의 고장을 검출하는 경우, 비트(CD)는 0이 되고 비트()는 로직레벨(1)로 되어, 제1 및 제3인터페이스의 출력(Sk(DE), Sk(FD))를 0이 되도록 하고, 이들 신호들을 받아들이는 반전 성분(2b,2c)은 더 이상 정상으로 공급되지 않는다. 제2인터페이스만이 정상으로 동작할 때만, 2개의 나머지 채널 사이의 2/2보우트에 대응하는 신호(Sk(EF))를 공급한다.

채널(E)만이 고장난 경우, 신호(Sk(FD))를 산출하는 인터페이스만이 정상으로 작동하고, 채널(F)만이 고장난 경우, 신호(Sk(DE))를 산출하는 인터페이스만이 2/2보우트를 실행한다는 것을 쉽게 체크할 수 있을 것이다.

제5도에 나타낸 보우팅 모듈은 5단계를 갖는, 3개의 상보소형 고장 안전 인터페이스를 포함한다. 각 인터페이스는 제1도에서 나타낸 것과 동일 형태이며, 각 인터페이스는 출력 블록(8)과 5개의 반전성분에 대응하는 2개의 전원 입력(3,4)을 갖는 블록에 의해서 이전과 같이 개략화되어 있고, 연결된 반전 성분과 동일한 부호(2a,2b,2c,2d 또는 2e)를 붙였다.

각 인터페이스는 하나의 측정 채널에 의해서 제공된 데이터만을 감지한다. 비트(Dk,)는 신호(Sk(D))를 공급하는 제1인터페이스(10)의 반전 성분(2a)의 입력(3,4)에 각각 공급된다. 마찬가지로, 비트(Ek,)는 신호(Sk(E))를 공급하는 제2인터페이스(10)의 반전 성분(2a)의 입력(3,4)에 각각 공급되며, 비트(Fk,)는 신호(Sk(F))를 공급하는 제3인터페이스(10)의 반전성분(2a)의 입력(3,4)에 각각 공급된다. 제1인터페이스(10)는, 채널(D)이 정상으로 작동하고, CD및가 반전 성분(2c)의 입력(3,4)에 각각 공급되는 경우에만 유효화되며, 고장은 채널(E,F)의 워치도그 회로에 의해서 검출된다. 실제로,및 CE가 반전 성분(2d)의 입력(3,4)에 각각 공급되며,및 CF가 반전 성분(2e)의 입력(3,4)에 공급된다. 마찬가지로, 출력(Sk(E))을 갖는 제2인터페이스(10)는 채널(E)이 정상으로 동작하는 경우(2c의 입력(3,4)의 CE 및)만 유효화되고, 고장은 채널(D(2d의 입력(3,4)에및 CD)및 F(2e의 입력(3,4)에및 CF))의 워치도그 회로에 의해서 검출된다. 출력(Sk(F))를 갖는 제3인터페이스(10)는 채널(F)이 정상으로 동작하는 경우(2c의 입력(3,4)의 CF 및)만 유효화고, 고장은 채널(D(2d의 입력(3,4)의및 CD)및 E(2e의 입력에서및 CE))에서 검출된다. 인터페이스(10)의 각각은, 그 입력(3,4)이 각각 5V 및 접지로 스위칭하여 홀수개의 반전 성분을 포함하도록 하는 반전 성분(2b)을 포함한다.

상보 인터페이스(10)의 존재에 따라서, 채널중 하나의 고장의 경우에 2/2 보우팅 모듈과 같이 자동적으로 재구성되는 제5도에서의 2/3보우팅 모듈은, 제2채널이 고장인 경우 잔존하는 채널로부터의 데이터만을 고려한다. 이 경우, 시스템의 작동은 저하되나 전체 어셈블리의 이용성은 증가시킨다.

모듈은 2/2보우팅 또는 1/1 보우팅에서 동작하도록 상부 라인에 위치한 모니터링 유닛에 나타낼 수 있도록 하는 것이 바람직하다. 이것은 3개의 채널의 보고비트에 의해서, 소정의 적절한 수단에 의해서 얻을 수 있다.

제4,5도에 나타낸 보우팅 모듈은 그들로 구성되는 하나 이상의 인터페이스의 내부 고장을 알 수 없다. 어셈블리의 이용성을 더욱이 증가시키기를 원한다면, 제3도와 관련하여 기술된 것과 같은 동일형태의 테스트 장치를 이용할 수 있다. 이 테스트 장치는 인터페이스의 고장을 검출할 수 있고 상보 인터페이스에 의해서 고장난 인터페이스의 대체를 실현할 수 있다. 이것을 달성하기 위하여, 예를 들면, 직접 또는 테스트 장치에 의해서 생성된 고장 신호에 의해서 측정 채널중 하나에 의해서 동작하는 반전 성분을 포함하는 상보 인터페이스를 제공할 수 있다. 본 발명에 따른 소형의 고장 안전 인터페이스는, 소정수의 기준에 따라서 그의 반전성분중 하나에 제공된 데이터를 유효화시키기 위하여 적절한 방법으로 완성할 수 있다.

인터페이스의 홀수개의 반전성분은, 데이터항목의 판독 및 그 유효화를 위하여, 3과 가장 복잡한 경우에서는 100사이에서 바람직하게 변한다.

반전 성분 어셈블리는 쉽게 집적화될 수 있다.

Claims (10)

1. 입력과 출력을 각각 포함하는 홀수개(n)의 직렬 연결 반전 성분(2a, ..., 2n)을 구비하며, 마지막 반전 성분(2n)의 출력은 제1반전 성분(2a)의 입력에 연결되고, 각 반전 성분은 인터페이스입력을 구성하고 2진 로직 인터페이스 입력 신호(a3 내지 n3, a4 내지 n4)가 인가되는 제1 및 제2의 전원 입력(3,4)을 포함하여, 반전성분의 모든 제1전원 입력(3)에 소정의 로직 레벨(1)의 신호가 공급되고 반전 성분의 모든 제2전원 입력(4)에 이전의 로직 레벨에서 상보된 로직레벨(0)의 신호가 공급되는 경우 마지막 반전 성분으로부터의 출력에 발진신호를 공급하고, 또한 반대의 경우에 연속신호를 공급하는 것을 특징으로 하는 소형의 고장 안전 인터페이스.
2. 제1항에 있어서, 마지막 반전 성분(2n)의 출력에 연결된 1차 권선과 정류 회로(D1)에 의해서 인터페이스의 출력(5)에 연결된 3차권선을 갖는 변성기(TR)로 구성되는 출력회로를 포함하는 것을 특징으로 하는 인터페이스.
3. 제2항에 있어서, 마지막 반전 성분(2n)의 출력에 변성기(TR)의 1차 권선을 직렬 연결하는 커패시터(C2)를 포함하는 것을 특징으로 하는 인터페이스.
4. 제1항에 있어서, 반진 성분에 직렬 연결된 홀수의 출력과 입력 사이에 병렬 연결된 RC 회로(R1,C1)를 포함하는 것을 특징으로 하는 인터페이스.
5. 제1항에 있어서, 인터페이스의 입력과 출력 신호 사이의 일치성을 체크하고, 이들 신호가 일관되지 않는 경우에 인터페이스 고장 신호를 공급하기 위하여 인터페이스의 입력(3,4) 및 출력(S)에 연결된 테스트 장치(5)를 포함하는 것을 특징으로 하는 인터페이스.
6. 제5항에 있어서, 상기 테스트 장치는, 2진 입력 신호의 주기보다도 훨씬 짧은 프리셋 주기의 게스트 신호를 인터페이스의 입력에 주기적으로 공급하는 것을 특징으로 하는 인터페이스.
7. 2개 이상의 독립 컨트롤 채널(A,B; D,E,F)에 연결된 보우팅 모듈(Voting module)에 있어서, 제1항에 따른 1이상의 인터페이스(7)를 구비하며, 인터페이스 중의 1 이상의 반진 성분(2a)의 전원 입력(3,4)은 채널중 하나로부터 데이터 신호(Ak; Dk,Ek,Fk)및 다른 채널(B; E,F,D)로부터 상보 데이터 신호(Bk;,,)를 각각 받아들이는 것을 특징으로 하는 보우팅 모듈.
8. 제7항에 있어서, 각 컨트롤 채널이 2진 보고 신호(CA,CB; CD,CE,CF) 및 1에 대한 그의 상보를 공급하며, 이 보고 신호는, 채널이 정상 동작인 경우 상기 소정의 로직 레벨(1)에 있고, 채널에서 고장이 검출된 경우 상보 로직 레벨(0)에 있으며, 채널의 보고 신호 및 그의 상보는 인터페이스의 다른 반전 성분의 제1 및 제2의 전원 입력(3,4)에 각각 제공되는 것을 특징으로 하는 보우팅 모듈.
9. 제8항에 있어서, 전원 입력(3,4)에서 제1컨트롤 채널(D; E; F)로부터 상보 데이터 신호(Dk,; Ek,; Fk,)를 받아들이는 1 이상의 반전 성분(2a)과, 그의 제1 및 제2전원입력(3,4)에서 제1채널로부터 발생되는 보고신호 및 그의 상보를 각각 받아들이는 반전성분(2c)과, 그의 제1 및 제2전원 입력(3,4)에서 제2채널로부터 발생되는 보고 신호 및 그의 상보를 각각 받아들이는 반전 성분(2d,2e)을 포함하는 1이상의 상보 인터페이스(10)를 포함하여, 제1채널이 정확히 동작하고 제2채널이 고장난 경우만 데이터 신호를 유효화시키는 것을 특징으로 하는 보우팅 모듈.
10. 제7항에 있어서, 컨트롤 채널의 출력에 연결되지 않는 반전 성분의 제1 및 제2의 전원 입력(3,4)이 상기 소정의 로직 레벨(1) 및 그의 상보 로직 레벨(0)로 각각 스위칭되는 것을 특징으로 하는 보우팅 모듈.