KR930001627A - Atm 접속특성을 테스트하는 방법 및 장치 - Google Patents

Atm 접속특성을 테스트하는 방법 및 장치 Download PDF

Info

Publication number
KR930001627A
KR930001627A KR1019920011442A KR920011442A KR930001627A KR 930001627 A KR930001627 A KR 930001627A KR 1019920011442 A KR1019920011442 A KR 1019920011442A KR 920011442 A KR920011442 A KR 920011442A KR 930001627 A KR930001627 A KR 930001627A
Authority
KR
South Korea
Prior art keywords
cell
circuit
test
activated
inverted
Prior art date
Application number
KR1019920011442A
Other languages
English (en)
Other versions
KR0163201B1 (ko
Inventor
테테링 요하네스 안토니우스 마리아 반
프랑크 로데비크 데니센
Original Assignee
게오르그 그라프
알카텔 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 게오르그 그라프, 알카텔 엔.브이. filed Critical 게오르그 그라프
Publication of KR930001627A publication Critical patent/KR930001627A/ko
Application granted granted Critical
Publication of KR0163201B1 publication Critical patent/KR0163201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control

Abstract

내용 없음

Description

ATM 접속특성을 테스트하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 ATM 테스트 셀의 구조를 도시하는 개략도.
제2도는 본 발명에 따른 테스트 셀 발생기를 나타내는 블럭도.
제3도는 본 발명에 따른 평가회로를 도시하는 블럭도.

Claims (20)

  1. ATM 네트윅의 두점 사이의 ATM 접속특성을 테스트하는 방법에 있어서, 테스트 셀 시이퀸스를 전송되어 테스트되며, 상기 셀의 정보부는 소정의 접속특성을 인식하기 위해 설정되는 것올 특징으로 하는 테스트 방법.
  2. 제1항에 있어서, 각각의 테스트 셀의 정보부가 두개의 부분을 포함하고, 제2의 부분은 제1의 부분의 역으로 되어있는 것을 특징으로 하는 테스트방법.
  3. 제2항에 있어서, 상기 두개의 부분은 제1부분의 각각의 옥텟 다음에 바로 제2부분의 관련된 반전옥텟의 뒤따르는 방식으로 구성되어 있는것을 특징으로 하는 테스트 방법.
  4. 제1항에 있어서, 상기 각각의 정보부는 적어도 전송시간의 시간지시(TS), ATM접속에서의 시이퀸스 번호(SN)및 접속번호(ID)를 포함하고, 이들 정보는 반전 또는 비반전 상태로 되어있으며, 이들 데이타중 어느것도 포함하지 않는 나머지 정보는 상기 데이타가 반전 또는 비반전 상태로 되어있는 지시(FL)를 포함하는 것을 특징으로 하는 테스트방법.
  5. ATM테스트 셀의 데이타 시이퀸스 발생장치를 갖는 테스트 셀 발생기에 있어서, 상기 장치는 데이타 시이퀸스를 비반전 또는 반전상태중 하나의 상태를 발생시킬 수 있는 방식으로 실행되는 것을 특징으로 하는 테스트 셀 발생기.
  6. 제5항에 있어서, 상기 데이타 시이퀸스는 옥텟의 형태로 실현되고 옥텟마다 반전될 수 있는 것을 특징으로 하는 테스트 셀 발생기.
  7. 제6항에 있어서, 상기 장치는 셀 클럭(CCL)에 의해 제어되는 클럭회로(LT), 접속번호 발생기(ID), 기록및 판독메모리장치(MEM), 제어회로(TCGC), 전환가능한 변환기(INV) 및 출력 레지스티(REG)를 포함하는 것을 특징으로 테스트 셀 발생기.
  8. 제7항에 있어서, 클럭회로(LT), 접속번호 발생기(ID) 및 기록 및 판독메모리장치(MEM)모두는 변환기(INV)를 거쳐 출력 레지스터(REG)에 접속되고, 이들 모든 유닛은 제어회로(TCGC)에 의해 제어되는 것을 특징으로 하는 테스트 셀 발생기.
  9. 제8항에 있어서, 테스트 셀 발생기는 적어도 클럭회로(LT), 메모리장치(MEM) 및 접속번호 발생기(ID)에 의해 각각 제공되는 전송시간의 시간지시(TS), ATM접속에서의 시이퀸스 번호(SN)및 접속번호(ID)를 포함하는 정보부의 테스트 셀을 발생시키는 것을 특징으로 하는 테스트 셀 발생기.
  10. 제8항에 있어서, 상기 메모리장치(MEM)는 또한 테스트 셀의 헤더를 발생시키는 것을 특징으로 하는 테스트 셀 발생기.
  11. ATM 테스트 셀을 테스트하기 위한 평가회로에 있어서, 셀을 테스트 셀과 비교함으로써 입력되어 들어오는 셀이 평가회로(CELC REC)와 연관되어 있는지 아닌지의 여부를 식별해낼수 있는 셀 헤더 인식회로(HIDC)를 포함하는 것을 특징으로 하는 평가회로.
  12. 제11항에 있어서, 상기 테스트 셀의 데이타는 옥텟마다 반전된 옥텟이 있고 수신된 데이타가 처음에는 비반전 상태였다가 이후에 반전되는지 아니면 그 반대인지의 여부를 식별하기 위한 회로(TYPD)를 포함하는 것을 특징으로 하는 평가회로.
  13. 제11항에 있어서, 상기 테스트 셀은 전송시간의 시간지시(TS)를 포함하고, 테스트 셀로부터 상기 시간지시를 추출하여 지역시간지시(LCTI)와의 차이를 계산해내는 회로(DELC)를 포함하는 것을 특징으로 하는 평가회로.
  14. 제11항에 있어서, 상기 셀은 테스트 또는 보전 셀이 관련되어 있을 경우 활성화되지만 데이타 셀이 관련되어 있을 경우에는 활성화 되지않는 제1의 셀 지시(PT)를 갖는 헤더(H)를 포함하고, 또한 이들 셀은 테스트 셀이 관련되어 있을 경우 활성화 되는 상기 셀지시(MCT, MCT), 셀 전송지산의 시간지시(TS), ATM 접속에서의 시이퀸스 번호(SN)및 접속번호(ID)를 갖는 정보부를 포함하는 것을 특징으로 하는 평가회로.
  15. 제14항에 있어서, 상기 셀 헤더인식회로(HIDC)는 입력되어 들어오는 셀의 헤더를 기준 셀의 헤더와 비교하고, 이들 헤더가 동일하며 제1셀 지시(PT)가 활성화될 경우에 상기 회로는 또한 제2셀 지시(MCT, MCT)를 비교하여 동일한 경우 그 셀이 평가회로와 관련되어 있다는 것을 나타내는 제1출력회로(CELL REC)를 제공하는것을 특징으로 하는 평가회로.
  16. 제15항에 있어서, 상기 제1출력회로(CELL REC)는 비교된 헤더가 동일하고 제1셀지시(PT)가 활성화 되지 않을 경우에 또한 활성화되는 것을 특징으로 하는 평가회로.
  17. 제15항 또는 제16항에 있어서, 상기 제1출력신호(CELL REC)가 활성화되어 있을 경우의 셀 헤더 인식회로는 또한 입력되어 들어오는 셀의 접속번호(ID)를 기준 셀의 접속번호와 비교하여 이들 접속번호가 상이하고 입력되어 들어오는 셀의 접속번호에 에러가 없을 경우 에러를 지시하는 활성화된 제2출력신호(CELL INS)를 발생시키는 것을 특징으로 하는 평가회로.
  18. 제11항에 있어서, 상기 평가회로는 비트에러를 검출하여 보정하는 에러인식회로(ERRC)를 포함하고, 제3출력신호(ERR PAT)에 의해 이것의 계산결과를 나타내는 것을 특징으로 하는 평가회로.
  19. 제14항 또는 제18항에 있어서, 상기 에러인식회로(ERRC)는 또한 입력되어 들어오는 접속 번호에서의 비트에러를 조회하여 에러가 검출되자마자 제4의 출력신호(ERR ID)를 활성화시키는 것을 특징으로 하는 평가회로.
  20. 제17항 및 제19항에 있어서, 상기 제1의 출력신호(CELL REC)와 제4의 출력신호(ERR ID)가 활성화되고 제3의 출력신호(ERR PAT)가 소정의 임계값을 초과할 경우 상기 제2의 출력 신호(CELL INS)가 활성화되는 서을 특징으로 하는 평가회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920011442A 1991-06-28 1992-06-27 Atm 접속특성을 테스트하는 방법 및 장치 KR0163201B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE9100619 1991-06-28
BE9100619A BE1004959A3 (nl) 1991-06-28 1991-06-28 Werkwijze en inrichtingen voor het testen van atm-verbindingen.

Publications (2)

Publication Number Publication Date
KR930001627A true KR930001627A (ko) 1993-01-16
KR0163201B1 KR0163201B1 (ko) 1998-12-01

Family

ID=3885589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011442A KR0163201B1 (ko) 1991-06-28 1992-06-27 Atm 접속특성을 테스트하는 방법 및 장치

Country Status (11)

Country Link
US (1) US5570357A (ko)
EP (1) EP0520580B1 (ko)
JP (1) JPH05191442A (ko)
KR (1) KR0163201B1 (ko)
AT (1) ATE168844T1 (ko)
AU (1) AU1856292A (ko)
BE (1) BE1004959A3 (ko)
CA (1) CA2072516A1 (ko)
DE (1) DE69226313T2 (ko)
ES (1) ES2118785T3 (ko)
TW (1) TW211607B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE470544B (sv) * 1992-11-24 1994-07-25 Ellemtel Utvecklings Ab För en bitfelsövervakning i en väljarutrustning avsedd anordning
FR2701618B1 (fr) * 1993-02-16 1995-06-23 Tremel Jean Yves Procede de mesure de parametres de performance d'un reseau atm et dispositif de mise en oeuvre.
FR2711466B1 (fr) * 1993-10-20 1996-01-26 Tremel Jean Yves Appareil de test de réseau de télécommunication de type ATM et de mesure de performance de connexion ATM.
JPH07162435A (ja) * 1993-12-06 1995-06-23 Fujitsu Ltd 半固定パス確認方法および装置
US5768300A (en) * 1996-02-22 1998-06-16 Fujitsu Limited Interconnect fault detection and localization method and apparatus
DE19641399A1 (de) * 1996-09-27 1998-04-02 Siemens Ag Verfahren zum Ermitteln von auf einer ATM-Übertragungsstrecke in ATM-Nutzzellen aufgetretenen Bitfehlern mit Hilfe von Monitoring-OAM-Zellen
DE19641398A1 (de) * 1996-09-27 1998-04-02 Siemens Ag Verfahren zum Ermitteln von auf einer ATM-Übertragungsstrecke in ATM-Nutzzellen aufgetretenen Bitfehlern mit Hilfe von Monitoring-OAM-Zellen
KR100204061B1 (ko) 1996-12-21 1999-06-15 이계철 에이티엠 교환시스템에서의 시험기능을 구비한 가입자제어모듈
JP3479248B2 (ja) 1999-12-17 2003-12-15 日本電気株式会社 Ａｔｍ伝送試験装置
KR100711658B1 (ko) * 2001-08-28 2007-04-27 엘지노텔 주식회사 에이티엠 네트워크의 중계선 시험 방법
US7355981B2 (en) * 2001-11-23 2008-04-08 Apparent Networks, Inc. Signature matching methods and apparatus for performing network diagnostics
US8089888B2 (en) 2001-12-10 2012-01-03 Qualcomm Incorporated Method and apparatus for testing traffic and auxiliary channels in a wireless data communication system
US7194661B1 (en) * 2002-12-23 2007-03-20 Intel Corporation Keep alive buffers (KABs)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4320881A (en) * 1980-10-03 1982-03-23 American Standard Inc. Fail-safe decoder for digital track circuits
DE3047239C2 (de) * 1980-12-16 1982-12-30 Wandel & Goltermann Gmbh & Co, 7412 Eningen Verfahren und Schaltungsanordnung zum Messen der Güte digitaler Übertragungsstrecken und -einrichtungen
US4551833A (en) * 1983-08-10 1985-11-05 At&T Bell Laboratories Distributed monitoring of packet transmission delay
JPS61145799A (ja) * 1984-12-20 1986-07-03 Fujitsu Ltd メモリを内蔵した半導体集積回路
US4712214A (en) * 1986-01-10 1987-12-08 International Business Machines Corporation Protocol for handling transmission errors over asynchronous communication lines
US4939746A (en) * 1987-06-03 1990-07-03 General Electric Company Trunked radio repeater system
DE3786404T2 (de) * 1987-11-27 1994-01-20 Ibm Daten-Richtigkeits-Kontrollmittel.
DE3912660C1 (ko) * 1989-04-18 1990-08-30 Wandel & Goltermann Gmbh & Co, 7412 Eningen, De
DE59009650D1 (de) * 1989-06-16 1995-10-19 Siemens Ag Verfahren und Schaltungsanordnung für das Weiterleiten von nach einem asynchronen Transfermodus übertragenen Zellen.
DE4014766A1 (de) * 1990-04-19 1992-01-09 Siemens Ag Verfahren zum ermitteln von qualitaetsparametern einer uebertragungsstrecke fuer digitale datenstroeme mit zellenstruktur
JPH04127743A (ja) * 1990-09-19 1992-04-28 Fujitsu Ltd 広帯域ｉｓｄｎにおける伝送路試験方式
US5422891A (en) * 1993-07-23 1995-06-06 Rutgers University Robust delay fault built-in self-testing method and apparatus

Also Published As

Publication number Publication date
ES2118785T3 (es) 1998-10-01
EP0520580B1 (en) 1998-07-22
EP0520580A1 (en) 1992-12-30
CA2072516A1 (en) 1992-12-29
ATE168844T1 (de) 1998-08-15
BE1004959A3 (nl) 1993-03-02
KR0163201B1 (ko) 1998-12-01
TW211607B (ko) 1993-08-21
AU1856292A (en) 1993-01-07
DE69226313T2 (de) 1998-12-03
DE69226313D1 (de) 1998-08-27
US5570357A (en) 1996-10-29
JPH05191442A (ja) 1993-07-30

Similar Documents

Publication Publication Date Title
KR930001627A (ko) Atm 접속특성을 테스트하는 방법 및 장치
US5247464A (en) Node location by differential time measurements
US5200980A (en) Digital bi phase data recovery system
KR910017799A (ko) Isdn통신 제어 유니트 및 제어 방법
US4121054A (en) Regenerative line access module
US4385383A (en) Error rate detector
JPH06508725A (ja) データを誤らせる擾乱の種類を決定するための方法
JPS60260291A (ja) タイムスロツト完全性回路
KR100839691B1 (ko) 톤 검출 방법 및 시스템
KR960028571A (ko) 절단 에러 보상 장치
US4727314A (en) Transient detector apparatus
KR970055599A (ko) 전송 데이타 정형 장치
KR940004332A (ko) 회로 테스트 방법 및 지연 결함 검출장치
KR950704787A (ko) 메모리 어레이의 출력에 정확한 온과 오프 시간을 제공하기 위한 방법 및 장치(method and apparatus for providing accurate t(on) and t(off) times for the output of a memory array)
GB2158326A (en) Testing arrangements of a digital switching systems
KR950006877A (ko) 메모리 모듈내의 에러를 검출하여 보정하는 방법 및 장치
KR100208263B1 (ko) 전전자 교환기의 온-라인 테스트 장치
KR920016953A (ko) 데이타 판독회로 및 방법
JP2659427B2 (ja) 多重端局装置の回線試験回路
SU1197124A1 (ru) Устройство дл оценки состо ни каналов в симплексных системах св зи
SU1594560A1 (ru) Устройство дл моделировани системы св зи
SU1633510A1 (ru) Способ контрол узла коммутации
SU1072102A1 (ru) Запоминающее устройство с автономным контролем
KR920020887A (ko) 비동기전송 모우드 스위치의 중복경로조합장치내 유효셀 식별 방법과 장치
NO300520B1 (no) Testinnretning for digital-ekkokompensatorer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee