KR920019104A - 시그마·델타형 d/a변환기 시스템 - Google Patents

시그마·델타형 d/a변환기 시스템 Download PDF

Info

Publication number
KR920019104A
KR920019104A KR1019920004793A KR920004793A KR920019104A KR 920019104 A KR920019104 A KR 920019104A KR 1019920004793 A KR1019920004793 A KR 1019920004793A KR 920004793 A KR920004793 A KR 920004793A KR 920019104 A KR920019104 A KR 920019104A
Authority
KR
South Korea
Prior art keywords
signal
sigma
delta type
converter system
delta
Prior art date
Application number
KR1019920004793A
Other languages
English (en)
Other versions
KR960003089B1 (ko
Inventor
신이치 마지마
미츠루 나가타
Original Assignee
아오이 죠치이
가부시키기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠치이, 가부시키기가이샤 도시바 filed Critical 아오이 죠치이
Publication of KR920019104A publication Critical patent/KR920019104A/ko
Application granted granted Critical
Publication of KR960003089B1 publication Critical patent/KR960003089B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/35—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement using redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

시그마·델타형 D/A변환기 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 시그마·델타형 D/A변환기 시스템을 나타낸 회로도,
제2도는 본 발명의 다른 실시예에 따른 시그마·델타형 D/A변환기 시스템을 나타낸 회로도,
제3도는 본 발명의 또 다른 실시예에 따른 시그마·델타형 D/A변환기 시스템을 나타낸 회로도.

Claims (4)

  1. 복수의 동일한 디지탈신호에 각각 다른 직류오프셋을 가산하는 수단(311~31k)과 상기 직류오프셋이 가산된 상기 복수의 디지탈신호를 복수의 아날로그신호로 변환시키는 복수의 시그마·델타형 D/A변환기 (321~32k)및 변환된 상기 복수의 아날로그신호를 가산해서 출력하는 출력수단을 구비하여 이루어진 것을 특징으로 하는 시그마·델타형 D/A변환기 시스템.
  2. 제1항에 있어서, 상기 복수의 동일한 디지탈신호에 가산되는 직류오프셋 값은 상기 복수의 시그마·델타형 D/A변환기의 풀 스케일값의 0.2%정도 이상으로 서로 분리되어 있는 것을 특징으로 하는 시그마·델타형 D/A변환기 시스템.
  3. 제1항에 있어서, 상기 복수의 시그마·델타형 D/A변환기가 각각 직류 오프셋이 가산된 디지탈신호와 귀환신호를 가산하는 가산기와, 상기 가산기의 출력신호를 양장화하는 양자화기, 상기 양자화기의 출력신호와 상기 가산기의 출력신호의 차를 산출하는 감산기, 상기 감산기의 출력신호를 디지탈처리해서 상기 귀환신호를 생성하는 필터회로(20) 및 상기 양자화기의 출력신호를 아날로그신호로 변환시키는 D/A변환회로(21)로 및 구성되어 있는 것을 특징으로 하는 시그마·델타형 D/A변환기 시스템.
  4. 제1항에 있어서, 상기 출력수단이 상기 복수의 아날로그신호가 가산된 신호를 출력하는 정전출력단자와, 상기 신호의 반전신호를 출력하는 반전출력단자를 구비하고 있는 것을 특징으로 하는 시그마·델타형 D/A변환기 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920004793A 1991-03-29 1992-03-25 시그마ㆍ델타형 d/a 변환기 시스템 KR960003089B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-089012 1991-03-29
JP3089012A JP2547902B2 (ja) 1991-03-29 1991-03-29 シグマデルタ型ｄ／ａ変換器システム

Publications (2)

Publication Number Publication Date
KR920019104A true KR920019104A (ko) 1992-10-22
KR960003089B1 KR960003089B1 (ko) 1996-03-04

Family

ID=13959000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920004793A KR960003089B1 (ko) 1991-03-29 1992-03-25 시그마ㆍ델타형 d/a 변환기 시스템

Country Status (5)

Country Link
US (1) US5225835A (ko)
EP (1) EP0506079B1 (ko)
JP (1) JP2547902B2 (ko)
KR (1) KR960003089B1 (ko)
DE (1) DE69213063T2 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9209498D0 (en) * 1992-05-01 1992-06-17 Univ Waterloo Multi-bit dac with dynamic element matching
DE4406326C1 (de) * 1994-02-28 1995-02-16 Ant Nachrichtentech D/A-Wandler mit erhöhter Auflösung
DE4408181A1 (de) * 1994-03-11 1995-09-14 Ant Nachrichtentech Verfahren zur Linearisierung von Unstetigkeiten in der Übertragungskennlinie eines D/A-Wandlers sowie Anordnung und Anwendung
US5995030A (en) * 1995-02-16 1999-11-30 Advanced Micro Devices Apparatus and method for a combination D/A converter and FIR filter employing active current division from a single current source
JP2993399B2 (ja) * 1995-05-08 1999-12-20 ヤマハ株式会社 Ｄ／ａコンバータ回路
US6097251A (en) * 1998-05-29 2000-08-01 Telefonaktiebolaget Lm Ericsson Pre-recorded sigma delta values for power amplifier control
JP3433655B2 (ja) * 1997-10-14 2003-08-04 ヤマハ株式会社 波形整形装置およびσδ型ｄ／ａ変換装置
US6300892B2 (en) 1998-07-07 2001-10-09 Infineon Technologies Ag Linearized multibit digital/analog converter and its use in a multibit delta-sigma analog/digital converter
DE19948374A1 (de) * 1999-10-07 2001-04-12 Siemens Ag Sigma-Delta-Modulator
DE10036722C1 (de) * 2000-07-27 2002-02-28 Infineon Technologies Ag Frequenzverdopplungsschaltung
JP4791505B2 (ja) * 2008-04-24 2011-10-12 ルネサスエレクトロニクス株式会社 Δς型ａ／ｄ変換器
USD774751S1 (en) 2015-02-05 2016-12-27 Shifra Pomerantz Athletic arm band
USD771374S1 (en) 2015-02-05 2016-11-15 Shifra Pomerantz Waterproof arm band
US9954547B1 (en) * 2017-08-03 2018-04-24 Macom Connectivity Solutions, Llc High frequency digital-to-analog conversion by time-interleaving without return-to-zero
US11221400B2 (en) * 2018-03-27 2022-01-11 Omnivision Technologies, Inc. Dual mode stacked photomultipliers suitable for use in long range time of flight applications

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4588979A (en) * 1984-10-05 1986-05-13 Dbx, Inc. Analog-to-digital converter
US4901077A (en) * 1988-04-18 1990-02-13 Thomson Consumer Electronics, Inc. Sigma-delta modulator for D-to-A converter
JPH02134010A (ja) * 1988-11-15 1990-05-23 Sony Corp 信号処理装置
JPH02184119A (ja) * 1989-01-11 1990-07-18 Toshiba Corp オーバーサンプリング形デジタル―アナログ変換回路
JP3012887B2 (ja) * 1989-03-13 2000-02-28 日本テキサス・インスツルメンツ株式会社 信号変換装置
US5061925A (en) * 1990-08-22 1991-10-29 Crystal Semiconductor Corporation Phase equalization system for a digital-to-analog converter utilizing separate digital and analog sections

Also Published As

Publication number Publication date
EP0506079A1 (en) 1992-09-30
EP0506079B1 (en) 1996-08-28
DE69213063T2 (de) 1997-02-06
DE69213063D1 (de) 1996-10-02
US5225835A (en) 1993-07-06
JP2547902B2 (ja) 1996-10-30
JPH04302222A (ja) 1992-10-26
KR960003089B1 (ko) 1996-03-04

Similar Documents

Publication Publication Date Title
KR920019104A (ko) 시그마·델타형 d/a변환기 시스템
KR920019107A (ko) 시그마-델타 변조기
US4866442A (en) Analog to digital converter employing delta-sigma modulation
GB2222330A (en) Delta sigma modulator
KR890017891A (ko) 델타-시그마 변조형 아날로그-디지탈 변환 회로
DK0613256T3 (da) Analog-digitalomsætter med moduleret rystesignal
JPH0613905A (ja) Ａ／ｄコンバーター
EP0308982A3 (en) Analog-to-digital converter having an excellent signal-to-noise ratio for small signals
EP0430449B1 (en) Method and apparatus for linearizing the output of a digital-to-analog converter
EP0381715B1 (en) Digital correction circuit and method for data converters
DE60113442D1 (de) Inkrementaler Delta Analog-Digital-Wandler
KR970072711A (ko) 잡음성분을 줄인 1비트 a/d 변환장치
SE9901233D0 (sv) Offsetkompensering i analog-digital-omvandlare
KR20010082331A (ko) 아날로그-디지털 변환기
ATE103435T1 (de) Digitale schaltungsanordnung zur verringerung des quantisierungsrauschens.
US6738002B2 (en) SD-ADC with digital dither signal processing
US4733219A (en) Converter circuit
EP0399120A3 (en) D/a conversion circuit
JPH02186719A (ja) アナログ／デジタル変換器回路
JP3226657B2 (ja) Δςモジュレータ
EP0286796A3 (en) Ad converter of the parallel comparison type with error suppression
DE69032260D1 (de) Modulare Interpolationsarchitektur enthaltendes Gerät
JP2004007827A (ja) Ａ／ｄ変換装置およびそのａ／ｄ変換方法
JPS57180230A (en) Analog-to-digital conversion circuit
KR950007402Y1 (ko) A/d변환기의 분해능 향상 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee