DE10036722C1 - Frequenzverdopplungsschaltung - Google Patents
FrequenzverdopplungsschaltungInfo
- Publication number
- DE10036722C1 DE10036722C1 DE10036722A DE10036722A DE10036722C1 DE 10036722 C1 DE10036722 C1 DE 10036722C1 DE 10036722 A DE10036722 A DE 10036722A DE 10036722 A DE10036722 A DE 10036722A DE 10036722 C1 DE10036722 C1 DE 10036722C1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- input signal
- input
- frequency doubling
- doubling circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
Claims (7)
einem Integrator (IR), dem ein Eingangssignal (U1) mit ei ner ersten Frequenz zuführbar ist und an dessen Ausgang ein integriertes Signal (U2) bereitsteht,
einem Quantisierer (Q), an dessen Ausgang ein vom inte grierten Signal (U2) abgeleitetes, quantisiertes Signal (U4) bereitsteht und
einem Exclusiv-ODER-Gatter (EXOR), dem an einem ersten Eingang das Eingangssignal (U1) und an einem zweiten Ein gang das quantisierte Signal (U4) zuführbar ist und an dessen Ausgang ein Ausgangssignal (U5) der doppelten Fre quenz des Eingangssignals (U1) bereitsteht,
dadurch gekennzeichnet, daß
ein Addierer (GA) vorgesehen ist, dem eingangsseitig zum ei nen das Eingangssignal (U1) und zum anderen das integrierte Signal (U2) zuführbar ist und an dessen Ausgang der Quanti sierer (Q) zur Zuführung eines addierten Signals (U3) ange schlossen ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036722A DE10036722C1 (de) | 2000-07-27 | 2000-07-27 | Frequenzverdopplungsschaltung |
US09/917,556 US6411139B1 (en) | 2000-07-27 | 2001-07-27 | Frequency doubling circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10036722A DE10036722C1 (de) | 2000-07-27 | 2000-07-27 | Frequenzverdopplungsschaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10036722C1 true DE10036722C1 (de) | 2002-02-28 |
Family
ID=7650477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10036722A Expired - Lifetime DE10036722C1 (de) | 2000-07-27 | 2000-07-27 | Frequenzverdopplungsschaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6411139B1 (de) |
DE (1) | DE10036722C1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6661262B1 (en) * | 2002-06-20 | 2003-12-09 | International Business Machines Corporation | Frequency doubling two-phase clock generation circuit |
US8193730B2 (en) * | 2008-06-12 | 2012-06-05 | 3M Innovative Properties Company | Dimmer and illumination apparatus with amplitude ordered illumination of multiple strings of multiple color light emitting devices |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2212911A1 (de) * | 1972-03-17 | 1973-09-27 | Sauter August Gmbh | Verfahren zur frequenzvervielfachung |
EP0977362A1 (de) * | 1998-07-30 | 2000-02-02 | STMicroelectronics S.r.l. | Frequenzdoppler mit 50% Tastverhältnis am Ausgang |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2533382B1 (fr) * | 1982-09-21 | 1988-01-22 | Senn Patrice | Codeur de type delta-sigma, a double integration et applications de ce codeur a une voie de transmission de type mic et a la mesure de tensions continues |
CA1272529A (en) * | 1987-12-31 | 1990-08-07 | Northern Telecom Limited | Apparatus and method for noise reduction in a digital line receiver |
JP2547902B2 (ja) * | 1991-03-29 | 1996-10-30 | 株式会社東芝 | シグマデルタ型d/a変換器システム |
KR930020844A (ko) * | 1992-03-30 | 1993-10-20 | 사토 후미오 | 다채널 디지탈 시그마 델타변조기 |
US5621408A (en) * | 1995-02-24 | 1997-04-15 | Lecroy Corporation | Delta sigma analog-to-digital converter with temporally interleaved architecture |
US6107876A (en) * | 1999-04-13 | 2000-08-22 | Ravisent Technologies, Inc. | Digital input switching audio power amplifier |
-
2000
- 2000-07-27 DE DE10036722A patent/DE10036722C1/de not_active Expired - Lifetime
-
2001
- 2001-07-27 US US09/917,556 patent/US6411139B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2212911A1 (de) * | 1972-03-17 | 1973-09-27 | Sauter August Gmbh | Verfahren zur frequenzvervielfachung |
EP0977362A1 (de) * | 1998-07-30 | 2000-02-02 | STMicroelectronics S.r.l. | Frequenzdoppler mit 50% Tastverhältnis am Ausgang |
Also Published As
Publication number | Publication date |
---|---|
US6411139B1 (en) | 2002-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69432587T2 (de) | Verzögerungsleitungsseparator für datenbus | |
DE102008047163B4 (de) | Bestimmen eines Zeitintervalls auf der Grundlage eines ersten Signals, eines zweiten Signals und eines Jitters des ersten Signals | |
DE2548265C3 (de) | Schaltungsanordnung zur symmetrischen Frequenzteilung durch eine ungerade Zahl | |
DE102008015791A1 (de) | Zeitverzögerungsschaltung und Zeit/Digital-Wandler | |
DE3917714A1 (de) | Multiplizierschaltung | |
DE4126119C2 (de) | Anordnung zum Erzeugen phasenverschobener Taktsignale | |
DE1219966B (de) | Vorrichtung zur Ableitung einer Bezugsphase zur Demodulation von phasenmodulierten Signalen bestimmter Frequenz | |
DE2015812A1 (de) | Hochfrequenz Leistungsverstärker | |
DE102006013782B4 (de) | Sigma-Delta-Modulator und Verfahren zur Sigma-Delta-Modulation | |
DE4320691A1 (de) | Digital/Analog-Wandler | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE10036722C1 (de) | Frequenzverdopplungsschaltung | |
DE2619964A1 (de) | Anordnung zur impuls-zeitlagekorrektur | |
DE10016724A1 (de) | Schaltungsanordnung zum Empfang von wenigstens zwei digitalen Signalen | |
EP0141946B1 (de) | Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt | |
DE4140686A1 (de) | Schnelle bit-serielle systeme | |
EP0609707B1 (de) | Verfahren zur Momentanfrequenz-Detektion | |
EP0448744B1 (de) | Taktsynchronisationsschaltung | |
DE2011772A1 (de) | Filter mit einer periodischen übertragungscharakteristik | |
WO2001024370A2 (de) | Phasendetektor | |
DE2946934C2 (de) | Schneller Analog-Digital-Umsetzer | |
DE3310581A1 (de) | Digitaler phasendetektor | |
DE3004074C2 (de) | Einrichtung zum Rekonstruieren von Analogsignalen aus Abtastwerten (Abtast-Halteglied 1. Ordnung) | |
DE10037478C1 (de) | EXOR-Schaltung | |
DE2836422C2 (de) | Synchronisierverfahren und -anordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of the examined application without publication of unexamined application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R081 | Change of applicant/patentee |
Owner name: LANTIQ DEUTSCHLAND GMBH, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE Effective date: 20110325 |
|
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE Owner name: LANTIQ BETEILIGUNGS-GMBH & CO. KG, DE Free format text: FORMER OWNER: LANTIQ DEUTSCHLAND GMBH, 85579 NEUBIBERG, DE |
|
R071 | Expiry of right | ||
R081 | Change of applicant/patentee |
Owner name: INTEL CORP., SANTA CLARA, US Free format text: FORMER OWNER: LANTIQ BETEILIGUNGS-GMBH & CO. KG, 85579 NEUBIBERG, DE |