KR920011077B1 - 공간 분할 교환의 출력경로 점유지시장치 - Google Patents

Abstract

내용 없음.

Description

공간 분할 교환의 출력경로 점유지시장치

제1도는 본 발명의 구성도.

제2도는 16×16스페이스 매트릭스로 구성된 공간 분할 스위치의 구성도.

* 도면의 주요부분에 대한 부호의 설명

11, 18 : 래치 10, 17 : 18×8스페이스 매트릭의 입력단

IH : 입력하이웨이 O0, O7 : 8×8스페이스 매트릭스의 출력단

OH : 출력하이웨이 SEL : 선택기

본 발명은 TOX-10 전전자 교환기 내에서 공간분할 스위치의 확장성을 고려하여 출력경로를 사용하고 있는지의 여부를 알려줄 수 있는 점유지시 장치에 관한 것이다.

최소 교환용량 8×8스페이스 매트릭스에서 부터 64×64스페이스 매트릭스로 교환용량을 확장할 경우에 새로 추가되는 스페이스 매트릭스 회로팩은 기존 서비스되고 있는 채널에 영향을 주지 않고, 스위칭 동작되고 있는 기존 스페이스 매트릭스 회로팩과 함께 상호 동작될 수 있도록 스페이스 매트릭스의 출력경로에 대한 출력경로 비점유지시를 나타냄 필요가 있고, 이렇게 함으로써 교환용량의 확장으로 인한 회로팩의 추가 설치가 용이하게 된다. 그리고 공간분할 스위치의 계속적인 운용중에 스페이스 매트릭스 회로팩의 고장으로 인한 회로팩의 교체 및 수리가 필연적일 경우에 프로세서를 통하여 제어 데이터를 조정하면 화로팩의 교체로 인한 서비스 채널의 불통상황을 미연에 방지할 수 있다.

따라서 본 발명의 목적은 TDX-10 전전자 교환기 내에 공간분할 스위치의 확장성을 고려하여 출력경로를 사용하고 있는지의 여부를 알려줄 수 있는 출력경로 점유지시 장치를 제공하는데 있다.

본 발명은 상기 목적을 달성하기 위해 해당 출력경로를 지시하고 해당 출력경로를 연결 혹은 절단시켜 주기 위한 제어 데이터를 입력하기 위한 다수의 제어 데이터 입력라인, 상기 다수의 제어 데이터 입력라인에 연결되어 상기 제어 데이터를 디코딩하기 위한 다수의 디코더, 상기 다수의 디코더에 연결되어 상기 디코딩된 데이터를 래치하기 위한 다수의 제1래치수단, 상기 다수의 제1래치수단에 연결되어 상기 래치된 데이터를 논리합하여 1비트의 출력경로 점유지시 비트를 출력하는 다수의 앤드게이트, 상기 다수의 제1래치수단에 연결되어 상기 래치된 제어 데이터에 따라 입력 하이웨이를 경유하여 입력된 PCM 데이터를 해당 출력 경로로 출력하기 위한 다수의 스페이스 매트릭스 회로팩으로 구성된 공간분할 스위치 및 상기 공간분할 스위치 및 상기 다수의 앤드게이트중 해당되는 하나의 앤드게이트에 연결되어 상기 공간분할 스위치를 통과한 PCM데이터가 출력되는 시점과 상기 하나의 앤드게이트를 거쳐 출력되는 시점이 동일하도록 하여 시간적으로 정렬한 후 출력하기 위한 다수의 제2래치수단으로 구성되어 있다.

이하 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

제1도는 본 발명의 구성도이고, 제2도는 16×16스페이스 매트릭스로 구성된 공간분할 스위치의 구성도이다.

제1도에서 제어 데이터가 8개의 그룹으로 나뉘어 디코더 1에서 부터 디코더 8로 입력된다. 하나의 제어 데이터는 4비트로 구성되며, 3비트는 출력경로를 지시하는 2진수값이고, 나머지 1비트는 연결/해제를 나타내는 2진수값이다. 디코더 1부터 디코더 8은 각 제어 데이터의 2진수값에 따라 디코딩하게 되는데, 제어 데이터의 1의 2진수 “0001”일 경우에 좌측 비트 “0”은 연결/해제 정보로 연결을 의미하며, 나머지 2진수 “001”은 입력 1로 입력되는 PCM데이터를 출력경로 01(8×8메트릭스의 01)로 공간분할 스위칭하기 위한 제어 데이터로 디코더 1의 출력 “2”에서만 2진수 “0”가 출력된후에 래치 1에서 시간적으로 정렬하고 앤드 게이트 2와 8×8매트릭스의 IO)로 들어온 PCM데이터가 내부에서 스위칭되어 8×8매트릭스의 출력경로 01로 출력된다. 여기서 앤드 게이트 2의 입력 1로만 2진수 “0”이 나타나고, 나머지 입력 2부터 8은 2진수 “1”이 입력되어 앤드 게이트 2의 출력(OUT)으로 2진수 “0”이 출력된다.

앤드 게이트 2에서 출력된 비트는 출력경로 점유지시 비트로서 래치(11)부터 래치(18)중에서 래치(12)로 입력됨과 동시에 8×8매트릭스의 출력경로 01의 출력 PCM데이터 9비트가 함께 입력된다. 래치(12)에서 시간적으로 정렬된 후에 출력경로 점유지시 1비트를 포함하여 10비트의 데이터가 출력 2로 최종 출력하게 된다.

제2도에서 보인 바와 같이 8×8스페이스 매트릭스(8×8SM) 회로팩 4매를 16×16스페이스 매트릭스로 구성한 일례를 제시하였다. 여기서 8×8SM3의 입력하이웨이 8(IH8)로 입력되는 PCM 데이터는 제어 데이터 1(제1도 참조)의 2진수“0001”일 경우에 출력단 01(8×8SM3의 01)로 스위칭되어 PCM데이터 8비트, 패리티 1비트와 출력경로 점유지시 1비트로 구성된 10비트 데이터가 선택기2(SEL2)로 입력된다. 여기서 8×8SM 1의 출력 01에는 출력경로 비점유지시 비트가 선택기 2로 입력되어 결국에는 선택기 2에서 8×8SM3에서 출력된 PCM데이터를 선택하여 출력 OH1로 나타난다. 이상과 같이 8×8스페이스 매트릭스의 제어 데이터로 인하여 해당된 출력경로로 PCM데이터를 스위치하게 되면 출력경로 점유지시 지크를 발생시켜 공간분할 스위치에서 교환용량의 확장과 회로팩의 교체시에 대체 경로를 설정하여 시스팀의 가용도를 높일 수 있다.

Claims (3)

1. 해당 출력경로를 지시하고 해당 출력경로를 연결 혹은 절단시켜 주기 위한 제어 데이터를 입력하기 위한 다수의 제어 데이터 입력라인, 상기 다수의 제어 데이터 입력라인에 연결되어 상기 제어 데이터를 디코딩하기 위한 다수의 디코더, 상기 다수의 디코더에 연결되어 상기 디코딩된 데이터를 래치하기 위한 다수의 제1래치수단, 상기 다수의 제1래치수단에 연결되어 상기 래치된 데이터를 논리합하여 1비트의 출력경로 점유지시 비트를 출력하는 다수의 앤드게이트, 상기 다수의 제1래치수단에 연결되어 상기 래치된 제어 데이터에 따라 입력 하이웨이를 경유하여 입력된 PCM 데이터를 해당 출력 경로로 출력하기 위한 다수의 스페이스 매트릭스 회로팩으로 구성된 공간분할 스위치 및 상기 공간분할 스위치 및 상기 다수의 앤드게이트중 해당되는 하나의 앤드게이트에 연결되어 상기 공간분할 스위치를 통과한 PCM데이터가 출력되는 시점과 상기 하나의 앤드게이트를 거쳐 출력되는 시점이 동일하도록 하여 시간적으로 정렬한 후 출력하기 위한 다수의 제2래치수단으로 구성된 것을 특징으로 하는 출력경로 점유지시장치.
2. 제1항에 있어서, 상기 공간분할 스위치의 상기 다수의 스페이스메트릭스 회로팩으로부터 출력되는 데이터는 출력경로 점유지시 비트를 포함하고 있는 것을 특징으로 하는 출력경로 점유지시장치.
3. 제2항에 있어서, 상기 공간분할 스위치는 상기 다수의 스페이스 매트릭스 회로팩에 연결된 다수의 선택기를 포함하고 있으며, 상기 다수의 선택기는 상기 출력경로 점유지시 비트와 상기 다수의 스페이스 매트릭스 회로팩으로부터 출력된 PCM데이터를 입력되도록 하여 상기 점유지시 비트에 따라 상기 PCM데이터를 선택하도록 구성되어 있는 것을 특징으로 하는 출력경로 점유지시장치.

Images