SU1169019A1

SU1169019A1 - Устройство дл подключени блоков пам ти к источнику питани

Info

Publication number: SU1169019A1
Application number: SU843695734A
Authority: SU
Inventors: Виктор Григорьевич Псарев; Константин Романович Бурик; Анастасия Ильинична Кись; Валерий Петрович Тищенко
Original assignee: Предприятие П/Я А-7160
Priority date: 1984-01-20
Filing date: 1984-01-20
Publication date: 1985-07-23

Abstract

УСТРОЙСТВО ДЛЯ ПОДКЛЮЧЕНИЯ БЛОКОВ ПАМЯТИ К ИСТОЧНИКУ ПИТАНИЯ, содержащее первую и вторую группу элементов И, причем первый вход каждого элемента И первой группы соединен с первым входом соответствующего элемента И второй группы и вл етс соответствующим входо.м первой группы устройства, первую и вторую группы триггеров , причем S-вход каждого триггера первой группы соединен с выходом соответствующего элемента И первой группы, а S-вход каждого триггера второй группы соединен с выходом соответствующего элемента И второй группы, первую -и вторую группы ключей, причем выход каждого ключа первой группы соединен с выходом соответствующего ключа второй группы, выводом питани соответствующего триггера первой и второй группы и вл етс соответствующим выходом устройства, выход каждого из триггеров первой и второй групп соединен с входом соответствующего ключа второй группы, отличающеес тем, что, с целью снижени потребл емой устройством мощности. Оно содержит дешифратор и дополнительный ключ, выход которого подключен к входам ключей первой группы, выводам питани элементов И первой и второй групп и выводу питани дешифратора, входы которого вл ютс входами второй группы устройства, вход с дополнительного ключа вл етс управл ющим входом устройства, выходы дешифра (Л тора соединены с вторым входом соответствующего элемента И первой и второй групп. R-вход каждого триггера первой группы соединен с S-в.ходом соответствующего триггера второй группы, R-вход каж- 3 дого триггера второй группы соединен с S-входом соответствующего триггера первой группы. о: со

Description

Изобретение относитс к вычислительной технике, а именно к запоминающим устройствам, и может быть использовано нри разработке вычислительных машин параллельного действи , к которым предъ вл ютс требовани повышенных надежности , ресурса и экономичности.

Целью изобретени вл етс снижение потребл емой устройством мош.ности.

На чертеже представлена функциональна схема устройства дл переключени блоков пам ти.

Схема содержит основные 1 и дополнительр1ые 2 блоки пам ти, управл ющий вход 3 устройства, шину 4 питани , дополнительный ключ 5, дешифратор 6, элементы И 7 первой группы, элементы И 8 второй , трмгггры 9 первой группы, триггеры 10 второй группы, ключи 11 первой группы, ключи 12 второй группы, адресные входы 13 и входы 14 устройства.

Устройство может работать в трех режимах; с основными блоками 1 пам ти; с дополнительными блоками 2 пам ти; с замещением отказавших основных 1 на дополнительные 2 блоки пам ти (количество замен енных разр дов 1-п, где п - количество разр дов).

При подготовке к работе питание с шины 4 подаетс па ключи 5, 11 и 12. При наличии сшпала на входе 3 питание через ключ 5 подаетс на элементы И 7 и 8 и дешифратор 6. Одновременно сигнал с выхода ключа 5 поступает на входы ключей И. Питание подаетс на триггеры 9 и блоки 1 и триггеры 10 и блоки 2.

Дл установки устройства в режим работы с блока.ми 1 по входам 14 подаетс код 111...11. а по входу 13 - фиксированный адрес ФА i. При это.м на перво.м выходе деп1мфратора 6 образуетс разреилающий сигнал, а на втором - запрещаюп ий. Сигнал с выхода элемента И устанавливает )ы 9 в единичное состо ние, а триггеры 10 -- в пулевое. Выходной сигнал триг11;:-ов 9 открывает ключи 12, и через

НИХ питание с шины 4 подаетс на триггеры 9 и блоки 1. После этого сигнал с выхода 13 снимаетс , ключ 5 отключает питание с дешифратора 6 и элементов И 7 и 8 и 5 снимает управл ющие сигналы с ключей 1 1. Дл установки устройства в режим работы с блоками 2 по входам 14 также подаетс код 111...11, а по шине 13 - фиксированный адрес ФА2. При этом на первом

Q выходе дешифратора 6 образуетс запрещающий сигнал, а на втором - разрешающий . Выходной сигнал элементов И 8 устанавливает триггеры 9 в нулевое состо ние , а триггеры 10 - в единичное. Выходной сигнал триггеров 10 открывает ключи 12,

5 и питание с щины 4 через ключи 12 подаетс на триггеры 10 и блоки 2. После этого управл ющий сигнал с входа 3 снимаетс , ключ 5 отключает питание с дещифратора 6 и элементов И 7 и 8, управл ющие сигналы с ключей II и 12 снимаютс , и они отключаютс , и питание на триггеры 9 и блок 1 не подаетс . Триггеры 10 и блок 2 остаютс занитанными через соответствующие ключи 12.

Дл установки устройства в режим замещени его перевод т сначала в режим работы с блоками 1, затем по входу 13 подаетс управл ющий сигнал, а по входам 14 - код с единицами в тех разр дах, в которых необходи.мо провести замепхение блока 1 на блок 2. После этого на вход 13 поступает ФА2, образующий разрешающий сигнал на втором выходе дещифратора 6. Выходной сигнал тех эле.ментов И 8, которые определены единицами по входам 14, измен ет состо ние триггеров 9 на нулевое,

а триггеров 10 - на единичное. Выходные сигналы триггеров 10 открывают ключи 12, а триггеров 9 - закрывают ключи 12 соответствуюидих разр дов. После сн ти сигнала с входа 13 прекращаетс подача питани на дешифратор 6 и элементы И 7 и 8, в замещенных разр дах питание на триггеры 10 и блок 2 подаетс через соответствующие ключи 12.

Claims

УСТРОЙСТВО ДЛЯ ПОДКЛЮЧЕНИЯ БЛОКОВ ПАМЯТИ К ИСТОЧНИКУ ПИТАНИЯ, содержащее первую и вторую группу элементов И, причем первый вход каждого элемента И первой группы соединен с первым входом соответствующего элемента И второй группы и является соответствующим входом первой группы устройства, первую и вторую группы триггеров, причем S-вход каждого триггера первой группы соединен с выходом соответствующего элемента И первой группы, а S-вход каждого триггера второй группы соединен с выходом соответствующего элемента И второй группы, первую и вторую группы ключей, причем выход каждого ключа первой группы соединен с выходом соответствующего ключа второй группы, выводом питания соответствующего триггера первой и второй группы и является соответствующим выходом устройства, выход каждого из триггеров первой и второй групп соединен с входом соответствующего ключа второй группы, отличающееся тем, что. с целью снижения потребляемой устройством мощности, Оно содержит дешифратор и дополнительный ключ, выход которого подключен к входам ключей первой группы, выводам питания элементов И первой и второй групп и выводу питания дешифратора, входы которого являются входами второй группы устройства, вход дополнительного ключа является управляющим входом устройства, выходы дешифратора соединены с вторым входом соответствующего элемента И первой и второй групп. R-вход каждого триггера первой группы соединен с S-входом соответствующего триггера второй группы, R-вход каждого триггера второй группы соединен с S-входом соответствующего триггера первой группы.

SU .... Π69019