SU1363180A1 - Ячейка однородной структуры - Google Patents

Ячейка однородной структуры Download PDF

Info

Publication number
SU1363180A1
SU1363180A1 SU853987456A SU3987456A SU1363180A1 SU 1363180 A1 SU1363180 A1 SU 1363180A1 SU 853987456 A SU853987456 A SU 853987456A SU 3987456 A SU3987456 A SU 3987456A SU 1363180 A1 SU1363180 A1 SU 1363180A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
output
outputs
flop
Prior art date
Application number
SU853987456A
Other languages
English (en)
Inventor
Виктор Ильич Варшавский
Олег Васильевич Маевский
Вячеслав Борисович Мараховский
Борис Соломонович Цирлин
Original Assignee
Ленинградский Электротехнический Институт Им.В.И.Ульянова /Ленина/
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ленинградский Электротехнический Институт Им.В.И.Ульянова /Ленина/ filed Critical Ленинградский Электротехнический Институт Им.В.И.Ульянова /Ленина/
Priority to SU853987456A priority Critical patent/SU1363180A1/ru
Application granted granted Critical
Publication of SU1363180A1 publication Critical patent/SU1363180A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  построени  однородных структур, примен емых при проектировании универсальных и специализированных ЭВМ. Цель изобретени  - повышение надежности. Ячейка однородной структуры-1 содержит две группы информационных входов 2-5 и 10-13, две группы информационных выходов 6-9 и 14-17, мультипликатор 26, арифметико- логический элемент 27, демультиплек- соры 28, 29, две группы настроечных входов 18.1-21.1 и 18.2-21.2, две группы настроечных выходов 22.1-25.1 и 22.2-25.2, блок настройки 31 с выходами 30.1-30.3 и входами 32.1 и 32.2. При определенном виде настройки возможно проводить обратимую и не- g обратимую коммутацию  чеек в оДнород- ной структуре, за счет чего можно /Л изолировать и обойти одну или несколько неисправных  чеек, сохранив работоспособность устройства в целом. 2 ил.

Description

Изобретение относитс  к вычислительной ,технике и может примен тьс  дл  построени  универсальных и специализированных ЭВМ на базе микроэлектронных однородных структур.
Цель изобретени  - повышение надежности  чейки.
На фиг.I дана функциональна  схема  чейки однородной структуры; на фиг.2 - схема блока настройки  чейки
Ячейка однородной структуры (фиг,1) содержит информационные вхо- ды 2-5 первой группы, информационные выходы 6-9 первой группы, информационные входы 10-13 второй группы, информационные выходы 14-17 второй группы, настроечные входы первой и
25
30
состо ние,импульсами, на первый вход 32.1 эт врем  действи  потенци этом входе, подаетс  т циал на второй вход 32 В результате на выходе НЕ 40 по вл етс  потен рый переводит RS-тригг настройки 31 в единичн D-триггер 35 этого бло при этом нулевое состо на его информационном потенциал О с выхода НЕ 36.
. Если счетчик 33 был результате настройки в
ние, что на одном (или
второй групп 18-21, настроечные выхо- 20 -коммутируемой  чейки 1 ды 22-25 первой и второй групп, мультиплексор 26, арифметико-логический элемент 2,7, демультиплексоры 28 и 29, выходы 30.1-30.3 блока настройки, блок 31 настройки, входы 32.1-32.2 блока настройки.
Блок 31 настройки (фиг.2) содержит счетчик 33, элемент И 34 D-триггер 35, элементы НЕ 36 и 37, вход начальной установки 38, RS-триггер 39, элементы И-НЕ 40-43.
Ячейка однородной структуры функционирует следующим образом.
После включени  питани  на выходе цепи 38  чейки 1 некоторое (оп- 35 редел емое скоростью зар да конденсатора этой цепи) имеетс  потенциал О, в результате чего гфоизойдет сброс в нуль счетчика 33. D-триггера 35 и RS-триггера 39 блока настройки 31  чейки 1. Вследствие этого мультиплексор 26 и демультиплексоры 28 и 29  чейки 1 окажутс  в непровод щем состо нии.
Подава  импульсы на первый вход 32.1 блока настройки 31  чейки J, можно последовательно устанавливать его счетчик 33 в любое из четырех возможных состо ний, задав тем самым одно из четырех направлений коммутации мультиплексора 26 и демультиплек- соров 28 и 29  чейки 1 . После тог о как будет завершена установка счетчика 33 блока настройки 31 в заданное состо ние и на .его первом входе 32.1 снова по витс  потенциал О подачей импульса на его второй вход 32.2, можно установить в единичное состо ние его триггер 35, разрешив тем са40
его выходов имеетс  по то в результате перекл триггера 39 в единично произойдет срабатывани обоих) из прожигаемых 41 или 42, в результат де этого элемента по в
45 О, который из-за нео нений в структуре прож мента зафиксируетс  на мо от последующих сост дов. После установки о
50 ком в единичное состо  35 произойдет такое же и прожигаемого элемент результате этого на вх счетчика 33 и D-триггер
55 посто нно подаватьс  п которые принудительно чик 33 и D-триггер 35 в при котором произошло с прожигаемых элементов И
мым передачу сигналов через мультиплексор 26 и демультиплексоры 28 и 29  чейки 1.
Из  чеек 1, построенных описанным образом, можно произвести коммутацию их в однородной среде.
Коммутаци   чеек 1, полученна  описанным способом, сохран етс  только пока включено питание  чеек 1
структуры, после выключени  и последующего включени  питани  блоки настройки 31 всех  чеек структуры приво- д тс  в исходное состо ние цепью 38.
Однако можно осуществить и необратимую коммутацию  чеек 1 структуры, котора  сохран етс  при включенном питании  чеек. Дл  этого после установки счетчика 33 блока настройки 31
в требуемое
состо ние,импульсами, поступающими на первый вход 32.1 этого блока во врем  действи  потенциала 1 на этом входе, подаетс  такой же потенциал на второй вход 32.2 этого блока. В результате на выходе элемента И- НЕ 40 по вл етс  потенциал О, который переводит RS-триггер 39 блока настройки 31 в единичное состо ние. D-триггер 35 этого блока сохран ет при этом нулевое состо ние, так как на его информационном входе имеетс  потенциал О с выхода элемента НЕ 36.
. Если счетчик 33 был установлен в результате настройки в такое состо коммутируемой  чейки 1
ние, что на одном (или
обоих) из
1Г I rt
его выходов имеетс  потенциал то в результате переключени  RS- триггера 39 в единичное состо ние произойдет срабатывание одного (или обоих) из прожигаемых элементов И-НЕ 41 или 42, в результате чего на выходе этого элемента по витс  потенциал
О, который из-за необратимых изменений в структуре прожигаемого элемента зафиксируетс  на нем независимо от последующих состо ний его входов . После установки обычным пор д- .
ком в единичное состо ние D-триггера 35 произойдет такое же срабатывание и прожигаемого элемента И-НЕ 43. Б результате этого на входы установки счетчика 33 и D-триггера 35 будут
посто нно подаватьс  потенциалы О, которые принудительно установ т сче т- чик 33 и D-триггер 35 в состо 1те, при котором произошло срабатывание прожигаемых элементов И-НЕ 41-43.
Возможно и состо ние, в котором сработает только прожигаемый элемент 43 - нулевое состо ние счетчика 33, тогда при последующем включении питани   чейки 1 счетчик 33 ее блока настройки 31 будет приведен в это состо ние в результате начальной установки цепью 38.
Необратима  коммутаци   чеек 1 производитс  также последовательно . ( чейка за  чейкой), как и обратима  причем процесс необратимой коммутации счетчика 33 и D-триггера 35 блока 31  чейки 1 можно разделить, сбро сив в нуль RS-триггер 39 выключением и последующим включением питани   чейки 1 после необратимой коммутации счетчика 33. Это дает возможност более детального контрол  результа- тон необратимой коммутации  чейки 1.

Claims (1)

  1. Формула изобретени 
    Ячейка однородной структуры, со- держаща  мультиплексор, первый де- мультиплексор, арифметико-логический элемент и блок настройки, содержащий счетчик, D-триггер, элемент И и два элемента НЕ, причем информационные входы первой группы  чейки соединены с информационными входами мультиплексора , выход которого соединен с первым входом арифметико-логического блока, первый выход которого соеди- нен с информационным входом первого демультиплексора, управл ющие входы которого соединены с одноименными входами мультиплексора, первым и вторым выходами счетчика выходы которо- го  вл ютс  первым и вторым выходами блока настройки, третий выход которого соединен с выходом D-триггера, выходы первого демультиплексора соединены с информационными выходами первой группы  чейки, отличающа с  тем, что, с далью повышени  надежности, в нее введены второй
    и третий демультиплексоры, причем блок настройки содержит RS-триггер и четыре элемента И-НЕ, первый вход блока настройки соединен с первыми входами элемента И, первого элемента И-НЕ и входом первого элемента НЕ, выход которого соединен с информационным входом D-триггера, инверсный выход которого соединен с вторым входом элемента И, выход которого соединен со счетным входом счетчика, вход сброса которого соединен с одноименными входами D-триггера и RS-тригге- ра и входом начальной установки блока настройки, второй вход которого соединен с входом второго элемента НЕ и вторым входом первого элемента И-НЕ, выход которого соединен с единичным входом RS-триггера, пр мой выход которого соединен с первыми входами второго,третьего и четвертого элементов Й-НЕ, вторые входы которых соединены соответственно с первым и вторым выходами счетчика и пр мым выходом D триггера, установочные входы которых соединены соответственно с выходами второго, третьего и четвертого элементов И-НЕ, первый и второй выходы блока настройки соединены с управл ющими входами второго и третьего демультиплексоров, входы синхронизации которых соединены с одноименными входами мультиплексора и первого демультйплексора и С третьим выходом блока настройки, первый и второй входы которого соединены с настроечными входами первой и второй групп  чейки и информационными входами второго- и третьего демультиплексоров , выходы которых соединены с настроечными выходами первой и второй групп  чейки, информационные входы второй группы которой соединены с вторым входом арифметико-логического элемента, второй выход которого соединен с информационными выходами второй группы  чейки.
    Фиг,2
SU853987456A 1985-12-02 1985-12-02 Ячейка однородной структуры SU1363180A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853987456A SU1363180A1 (ru) 1985-12-02 1985-12-02 Ячейка однородной структуры

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853987456A SU1363180A1 (ru) 1985-12-02 1985-12-02 Ячейка однородной структуры

Publications (1)

Publication Number Publication Date
SU1363180A1 true SU1363180A1 (ru) 1987-12-30

Family

ID=21209127

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853987456A SU1363180A1 (ru) 1985-12-02 1985-12-02 Ячейка однородной структуры

Country Status (1)

Country Link
SU (1) SU1363180A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 711565, кл. с 06 F 7/00, 1974. Прангишвили И.В. и Ускач М.А. Принципы построени вычислительных устройств и методы организации вычислительных процессов на однородных структурах. М., АВТ, 1972, № 3, с. 23-34, рис. 1. *

Similar Documents

Publication Publication Date Title
US3786433A (en) Computer control arrangements
SU1363180A1 (ru) Ячейка однородной структуры
RU2405246C2 (ru) Самосинхронный триггер с однофазным информационным входом
RU2365031C1 (ru) Самосинхронный двухтактный d-триггер с высоким активным уровнем сигнала управления
RU2707703C1 (ru) Адаптивная система резервирования работающих устройств резервными
SU1615703A1 (ru) Последовательный одноразр дный двоичный сумматор
SU1180898A1 (ru) Устройство дл контрол логических блоков
SU892670A1 (ru) Триггерное устройство
SU1275756A1 (ru) Кольцевой реверсивный распределитель уровней с нечетным количеством каналов
SU790129A1 (ru) Триггер
SU1037257A1 (ru) Устройство дл контрол логических блоков
SU1534463A1 (ru) Устройство дл встроенного контрол блоков ЦВМ
SU1109903A1 (ru) Двухтактный распределитель
SU1695304A1 (ru) Устройство дл контрол логических блоков
SU1511863A1 (ru) Реверсивный счетчик
SU788378A1 (ru) Устройство контрол кода "1 из
SU1434542A1 (ru) Счетчик
SU995399A1 (ru) Резервированный генератор импульсов
SU1374235A1 (ru) Устройство дл резервировани и восстановлени микропроцессорной системы
SU1169019A1 (ru) Устройство дл подключени блоков пам ти к источнику питани
SU984057A1 (ru) Делитель частоты импульсов
SU1018107A1 (ru) Программное временное устройство
SU1273916A1 (ru) Управл емый логический модуль
SU1278850A1 (ru) Устройство дл контрол генератора М-последовательностей
SU902074A1 (ru) Кольцевой сдвигающий регистр