KR930004686B1 - 공간분할 교환 시스팀내 오프라인 시험용 정합장치 - Google Patents

공간분할 교환 시스팀내 오프라인 시험용 정합장치 Download PDF

Info

Publication number
KR930004686B1
KR930004686B1 KR1019900010013A KR900010013A KR930004686B1 KR 930004686 B1 KR930004686 B1 KR 930004686B1 KR 1019900010013 A KR1019900010013 A KR 1019900010013A KR 900010013 A KR900010013 A KR 900010013A KR 930004686 B1 KR930004686 B1 KR 930004686B1
Authority
KR
South Korea
Prior art keywords
data
control data
information
output
space
Prior art date
Application number
KR1019900010013A
Other languages
English (en)
Other versions
KR920003713A (ko
Inventor
박승현
박권철
Original Assignee
한국전기통신공사
이해욱
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기통신공사, 이해욱, 재단법인 한국전자통신연구소, 경상현 filed Critical 한국전기통신공사
Priority to KR1019900010013A priority Critical patent/KR930004686B1/ko
Publication of KR920003713A publication Critical patent/KR920003713A/ko
Application granted granted Critical
Publication of KR930004686B1 publication Critical patent/KR930004686B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음.

Description

공간분할 교환 시스팀내 오프라인 시험용 정합장치
제1도는 본 발명에 의한 오프라인 시험용 정합장치의 구성을 나타낸 블럭도.
제2도는 제1도의 제어 데이터 메모리부 타임 슬롯 데이터 포멧도.
* 도면의 주요부분에 대한 부호의 설명
1 : 랜덤 데이터 발생부 2 : 데이터 선택부
3 : 스페이스 매트릭스부 4 : 제어 데이터 메모리부
본 발명은 전전자 교환기의 공간분할 스위치에서 오프 라인(off-line)시험을 위한 장치에 관한 것으로, 특히 통화로를 형성하고 있지 않는 타임슬롯을 선택하여 공간분할 교환을 수행시켜 오프 라인 상태의 통화로를 설정한 후, 랜덤 데이터를 실어 스위칭 상태를 파악하기 위한 공간분할 교환 시스팀내 오프라인 시험용 정합장치에 관한 것이다.
일반적등으로, 공간분할 스위치는 블럭킹(biocking)이 존재하는 시스팀으로서, 종래의 경우는 통화로 상의 블럭킹이 빈번하여 스위칭 과정중에 데이터의 손실 유실 및 왜곡등의 오류가 발생되는 문제점이 있었다.
본 발명은 상긴의 문제점을 해결하기 위해 안출한 것으로써, 스위의 상태를 사전에 파악하여 프로세서로 통보할 수 있도록 함으로써, 스위칭 과정중에 발생될 오류를 미연에 방지하고, 통화로 상의 블럭킹 발생시 고장진단을 수행할 수 있도록 되어있는 공간분할 교환 시스팀내 오프라인 시험용 정합장치를 제공함에 그 목적을 두고 있다.
본 발명은 상기 목적을 달성하기 위하여, 다수의 입력하이웨이와 다수의 출력하이웨이를 구비한 전전자 교환기의 공간분할 스위치에서 통화로상의 블럭킹을 최소화 하기 위해 오프라인(off-line)시험을 수행하는 정합장치에 있어서, 상기 입력하이웨이 별로 구비되어 있으며, 특정 타임슬롯에 대한 가상 통화로를 설정하고 시험하기 위해 임의의 데이터를 발생시켜 출력하는 적어도 하나의 랜덤 데이터 발생수단 ; 타임슬롯별로 동일 어드레스에 8비트로 형성된 제어데이터를 저장하며, 해당 타임슬롯의 제어 데이터를 출력하는 제어 데이터 메모리 수단 ; 상기 입력하이웨이와, 상기 랜덤 데이터 발생수단과, 상기 제어 데이터 메모리 수단에 그 입력단이 각각 연결되어 있으며, 상기 제어 데이터 메모리 수단으로부터 입력되는 제어데이터의 온/오프라인 정보에 따라 입력단에 인가되는 PCM 데이터 또는 랜덤 데이터 중 어느 하나를 선택하여 출력하는 데이터 선택수단 ; 및 상기 데이터 선택수단 및 제어 데이터 메모리 수단의 출력단에 입력단이 연결되어 있으며, 상기 제어 데이터 중의 출력하이웨이 정보와 스위치의 접점 해제/연결정보에 따라 상기 데이터 선택수단의 출력 데이터를 출력하이웨이로 스위칭하여 출력하는 스페이스 매트릭스수단을 포함하고 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
제1도는 본 발명에 의한 공간분할 교환 시스팀내의 오프라인 시험용 정합장치의 구성을 개략적으로 나타낸 블럭도로서, 도면에서 1은 랜덤 데이터 발생부, 2는 데이터 선택부, 3은 스페이스 매트릭스부, 4는 제어 데이터 메모리부를 각각 나타낸 것이다.
본래의 공간분할 스위치는 입력하이웨이 64개와 출력하이웨이 64개를 나타내는 스페이스 매트릭스(Space Matrix)로 표기해야 하지만 그 구조는 이미 잘 알려져 있는 것이어서, 여기서는 쉽게 이해될 수 있도록 하기 위해, 공간분할 교환되어 입력하이웨이와 출력하이웨이가 상호 연결된 입력하이웨이 1개와 출력하이웨이 1개식만 나타내었다.
그리고, 상기 본래의 공간분할 스위치는 입력하이웨이로 8비트의 PCM 데이타가 타임 슬롯 N개까지 각기 다른 채널을 형성할 수 있도록 연속적으로 입력될 수 있다. 그리하여 하나의 입력 하이웨이에 타임슬롯 N의 기간동안에 실린 PCM 데이터는 제어 데이터 메모리부(4)의 타임슬롯 N에 해당하는 어드레스 N에 제어 데이터로서 저장되는데, 출력하이웨이 정보 6비트만 저장된다. 여기서 입력하이웨이의 타임슬롯과 상기 제어 데이터 메모리부(4)의 타임슬롯에 해당하는 어드레스는 동기화되어 있다.
그리고, 상기 제어 뎅터 메모리부(4)에 저장된 제어 데이터인 출력하이웨이 정보 6비트가 상기 스페이스 매트릭스부(3)로 입력되면, 특정 입력하이웨이는 출력하이웨이 정보 6비트에 의한 출력으로 연결되어 공간분할 스위치잉이 이루어지는 것이다.
그러나, 상기 스페이스 매트릭스부(3)의 교환접점 4096(=64개 입력하이웨이×64개 출력하이웨이)개 중 어느 하나의 크로스 포인트 스위치 접점에서 고장이 발생한 경우와, 상기 제어 데이터 메모리부(4)에 저장되어 있는 출력하이웨이 정보가 제대로 전달되지 않아 상기 스페이스 매트릭스부(3)를 잘못된 출력하이웨이로 스위칭하게 될 경우는, 상기 두 경우 모두에서 통화로상의 연결오류로 인한 PCM 데이터의 손실, 유실 및 왜곡이 발생되어, 공간분할 스위치내의 블럭킹을 유발시키는 것이다.
상기 랜덤 데이터 발생부(1)는 8비트의 랜덤(Random)데이터를 발생시켜 상기 데이터 선택부(2)로 출력하기 위한 랜덤 데이터 발생기로 구성한다.
그리고, 상기 데이터 선택부(2)는 입력하이웨이와 상기 랜덤 데이터 발생부(1) 및 제어 데이터 메모리부(4)에 그 입력단들이 각각 연결되어 있으며, 상기 제어 데이터 메모리부(4)로부터 출력되는 온/오프 라인(on/off-line) 선택정보(1비트)에 따라 PCM데이터 및 랜덤 데이터를 선택하는 2×1 데이터 선택기로 구성되며, 상기의 온/오프 라인 정보가 “온라인”일 경우에는 상기 입력하이웨이 통해 통화로를 형성하기 위한 PCM 데이터를 선택하고, “오프 라인”일 경우에는 통화로를 절단하고 상기 랜덤 데이터 발생부(1)로부터 입력되는 랜덤 데이터를 선택하여 스페이스 매트릭스부(3)로 출력한다.
상기 제어 데이터 메모리부(4)는 스태틱 램(Sratic RAM)으로서 8비트로 구성되는 다수의 타임슬롯으로 이루어지는데, 제2도에 도시한 바와같이 저장되는 제어 데이터는 모두 8비트 단위로 구성되어 있는데, 상기 스페이스 매트릭스부(3)와 크로스 포인트 스위치의 접점을 선택하는 출력하이웨이 정보 6비트와, 출력하이웨이 정보대로 크로스 포인트 스위치의 접점을 절단(해제) 혹은 연결 시켜주는 해제/연결 정보 1비트와, 상기 PCM 데이터 혹은 랜덤 데이터 선택을 제어하기 위한 온/오프 라인(on/off-line) 선택 정보 1비트로 이루어져 있다. 여기서, 상기 스태틱 램의 출력 정보 8비트 중 상기 스페이스 매트릭스부(3)로 입력되는 7비트는 출력하이웨이 정보 6비트와 해제/연결 정보 1비트이며, 각 제어 데이터는 타임슬롯별로 상기 스태틱 램의 어드레스에 저장되어 있으므로 상기 스태틱 램의 어드레스는 타임슬롯과 동일한 값을 갖게 된다.
상기 스페이스 매트릭스부(3)는 상기 데이터 선택부(2) 및 제어 데이터 메모리부(4)의 출력단에 연결되어 있으며, 제어 데이터 중의 출력하이웨이 정보(6비트)와 크로스 포인트 스위치의 접점을 해제/연결하는 정보(1비트)에 의하여 상기 데이터 선택부(2)에서 선택한 데이터(온라인시 : PCM 데이터, 오프라인시 ; 랜덤 데이터)를 출력하이웨이로 스위칭 한다. 이때 출력하이웨이는 상기 데이터 선택부(2)로부터 입력된 8비트의 데이터와 제어 데이터 메모리부(4)로부터 입력된 1비트의 해제/연결 정보가 포함된 9비트의 데이터가 실리게 된다.
이제, 통화로상의 블럭킹을 최소화하기 위한 오프라인 시험의 일예를 설명한다. 제어 데이터 메모리부(4)의 타임슬롯 100(제1도의 4의 빗금친 부분)이 통화로를 형성하지 않는 채널이라 가정하고, 프로세서가 상기 제어 데이터 메모리부(4)의 타임슬롯 100(혹은 어드레스 100)번지에 저장된 제어 데이터 8비트 중 출력하이웨이 정보 6비트는 해당 크로스 포인트 스위치의 접점을 지시하도록 저장하고, 상기 제어 데이터 8비트 중 해제/연결 정보 1비트는 “연결”로 저장하고, 온/오프 라인 정보 1비트는 “오프 라인”으로 저장하였다고 가정하면, 상기 데이터 선택부(2)에서는 랜덤 데이터 발생부(1)로부터 출력되는 랜덤 데이터 8비트를 선택하게 되며, 그리고 출력하이웨이 정보 6비트는 해당하는 크로스 포인트 스위치의 접점을 연결함으로써 상기 출력하이웨이로 랜덤 데이터 8비트기 스위칭되어 출력되는 것이다. 또한, 이 경우의 해제/연결 정보 1비트는 채널 연결정보 1비트로서, 해당 출력하이웨이에서 출력되는 랜덤 데이터 8비트와 함께 출력되므로, 모두 9비트가 출력 하이웨이로 최종 출력되는 것이다.
따라서, 상기한 바와같은 본 발명은 통화로를 형성하고 있지 않는 타임슬롯 중에서 어느 하나를 선택하여 공간분할 교환을 수행하면 오프 라인 상태의 통화로가 형성되고, 이에 해당하는 타임슬롯에 임의의 랜덤 데이터를 실어 전달하면 스위칭 과정중에 발생할 수 있는 데이터의 손실, 유실 및 왜곡 상태를 미리 판단할 수 있기 때문에, 상위 레벨 프로세서는 오류가 발생되는 타임슬롯을 선택하지 않도록 한다. 아울러 통화로가 형성된 타임슬롯에서 블럭킹이 발생한 경우에는 해당 타임슬롯을 오프 라인 상태의 통화로를 형성한 후, 랜덤 데이터를 입력시켜 공간분할 스위치에서 출력되는 데이터를 파악하여 통화로의 고장진단을 파악하기 위한 수단으로 이용할 수 있다.
이와같이 본 발명은 블럭킹을 최소화 하기 위해 하이웨이 별로 랜덤 데이터 발생부를 두어 사용하지 않는 타임슬롯에 대한 가상 통화로를 시험할 수 있도록 함으로써, 대용량 교환기로서 단일 구조의 공간 분할 스위치로 구성된 시스팀이 요구하는 통화로 상의 신뢰도 및 성능을 크게 향상시키는 효과를 갖는다.

Claims (5)

  1. 다수의 입력하이웨이와 다수의 출력하이웨이를 구비한 전전자 교환기의 공간분할 스위치에서 통화로상의 블럭킹을 최소화 하기 위해 오프라인(off-line)시험을 수행하는 정합장치에 있어서, 상기 입력하이웨이 별로 구비되어 있으며, 특정 타임슬롯에 대한 가상 통화로를 설정하고 시험하기 위해 임의의 데이터를 발생시켜 출력하는 적어도 하나의 랜덤 데이터 발생수단(1) ; 타임슬롯별로 동일 어드레스에 8비트로 형성된 제어 데이터를 저장하며, 해당 타임슬롯의 제어 데이터를 출력하는 제어 데이터 메모리 수단(4) ; 상기 입력하이웨이와, 상기 랜덤 데이터 발생수단(1)과, 상기 제어 데이터 메모리 수단(4)에 그 입력단이 각각 연결되어 있으며, 상기 제어 데이터 메모리 수단(4)으로부터 입력되는 제어 데이터의 온/오프 라인 정보에 따라 입력단에 인가되는 PCM 데이터 또는 랜덤 데이터 중 어느 하나를 선택하여 출력하는 데이터 선택수단(2) ; 및 상기 데이터 선택수단(2) 및 제어 데이터 메모리 수단(4)의 출력단에 입력단이 연결되어 있으며, 상기 제어 데이터 중의 출력하이웨이 정보와 스위치의 접점 해제/연결 정보에 따라 상기 데이터 선택수단(2)의 출력데이터를 출력하이웨이로 스위칭하여 출력하는 스페이스 매트릭스 수단(3) ; 을 포함하고 있는 것을 특징으로 하는 공간분할 교환 시스팀내 오프라인 시험용 정합장치.
  2. 제1항에 있어서, 상기 제어 메모리 수단(4)의 각 타임슬롯은 1비트의 온/오프라인 선택정보와, 1비트의 크로스 포인트 스위치 접점 해제/연결 정보와, 6비트의 출력하이웨이 정보로 구성됨을 특징으로 하는 공간분할 교환 시스팀내 오프라인 시험용 정합장치.
  3. 제2항에 있어서, 상기 데이터 선택수단(2)은 제어 데이터 중 온/오프 라인 정보에서 온라인 정보가 저장되어 있으면 통화로상의 PCM데이터를 선택하고, 오프라인 정보가 저장되어 있으면 통화로상의 랜덤 데이터를 선택하도록 구성함을 특징으로 하는 공간분할 교환 시스팀내 오프라인 시험용 정합장치.
  4. 제3항에 있어서, 상기 제어 데이터를 통하여 온라인 시험 및 오프라인 시험을 병행하여 수행하도록 구성된 것을 특징으로 하는 공간분할 교환 시스팀내 오프라인 시험용 정합장치.
  5. 제3항에 있어서, 통화로 상의 장애 발생하는 오프라인을 선택하여 랜덤 데이터로 장치 상태를 파악하도록 구성함을 특징으로 하는 공간분할 교환 시스팀내 오프라인 시험용 정합장치.
KR1019900010013A 1990-07-03 1990-07-03 공간분할 교환 시스팀내 오프라인 시험용 정합장치 KR930004686B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900010013A KR930004686B1 (ko) 1990-07-03 1990-07-03 공간분할 교환 시스팀내 오프라인 시험용 정합장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900010013A KR930004686B1 (ko) 1990-07-03 1990-07-03 공간분할 교환 시스팀내 오프라인 시험용 정합장치

Publications (2)

Publication Number Publication Date
KR920003713A KR920003713A (ko) 1992-02-29
KR930004686B1 true KR930004686B1 (ko) 1993-06-03

Family

ID=19300833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010013A KR930004686B1 (ko) 1990-07-03 1990-07-03 공간분할 교환 시스팀내 오프라인 시험용 정합장치

Country Status (1)

Country Link
KR (1) KR930004686B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212193B1 (ko) * 1996-12-23 1999-08-02 서평원 전전자 교환기의 공간분할 스위치 경로 시험 장치

Also Published As

Publication number Publication date
KR920003713A (ko) 1992-02-29

Similar Documents

Publication Publication Date Title
US5185743A (en) Signaling cell switching system
US5301184A (en) Control system for switching duplicated switch units in ATM exchange
FI77761C (fi) Reservanordning foer en abonnentterminal i en digital koncentrator.
US3974340A (en) Data switching apparatus and method
JPH05244195A (ja) スイッチ回路並びにスイッチのテスト方法及びそのテスト回路
US3886318A (en) Process and apparatus for switching PCM signals from a normal transmission path to an emergency path
US3937935A (en) Fault detection process and system for a time-division switching network
KR950704887A (ko) 자료 패킷 식별장치
GB937907A (en) Telephone switching systems
SU778723A3 (ru) Устройство управлени автоматической коммутационной станции дальней св зи
US4512012A (en) Time-switch circuit
IE801653L (en) Telecommunications
US3991276A (en) Time-space-time division switching network
US4028495A (en) Time division communication system adapted to structural expansion
KR930004686B1 (ko) 공간분할 교환 시스팀내 오프라인 시험용 정합장치
US4959830A (en) Method and apparatus for through-connecting a wideband connection in a digital time switch
US3909562A (en) Switching network testing process and arrangement
EP1104579B1 (en) Memory supervision
GB1470701A (en) Digital switching system
JPH07212400A (ja) 光通信装置
US5136579A (en) Digital communications network with unlimited channel expandability
US3920920A (en) Data insertion in the speech memory of a time division switching system
US5434857A (en) Circuit for confirming a connection route of address control memory
KR920009236B1 (ko) 공간 분할 교환스위치의 이중화장치
US6470011B1 (en) Time division multiplex highway switch control system and control method of T-S-T three-stage switches in electronic switching system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980313

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee