KR100208240B1

KR100208240B1 - 부하 분산이 가능한 전전자 교환기의 이중화 장치

Info

Publication number: KR100208240B1
Application number: KR1019960032963A
Authority: KR
Inventors: 강경석
Original assignee: 유기범; 대우통신주식회사
Priority date: 1996-08-08
Filing date: 1996-08-08
Publication date: 1999-07-15

Abstract

본 발명은 이중화로 구성된 두 개의 블록(A,B)을 부하 분산용으로 사용하기 위하여 상기 블록(A,B)에 각각 구성되는 전전자 교환기에 관한 것으로서, 다른 블록(A 또는 B)의 기능 장애를 알리는 신호(si), 다른 블록(A 또는 B)의 액티브/스탠바이 상태를 알리는 신호(ei), 기능 장애 신호(ff), 이중화 또는 부하 분산용으로 구동 여부를 지정하는 신호(dup/ld) 및 리셋(reset)신호를 조합하여 자기 블록(A 또는 B)의 기능 장애를 알리는 신호(so), 자기 블록(A 또는 B)의 액티브/스탠바이 상태를 알리는 신호(eo) 및 자기 블록(A 또는 B)의 액티브 스탠바이 상태를 결정 출력하는 신호(act/stnb)를 출력하는 액티브/스탠바이 신호 발생부(11)와; 상기 이중화 및 부하 분산용 지정 신호(dup/ld), 액티브 스탠바이 상태 결정 신호(act/stnb) 및 블록(A 또는 B)지정 신호를 조합하여 서브 하이웨이 선택신호(a1,a2)를 출력하는 출력 서브 하이웨이 지정부(12)와; 상기 서브 하이웨이 선택 신호(a1,a2)에 따라 서브 하이웨이(shw1,2,3,4)로 데이터를 선택적으로 출력하는 출력부(13)를 구비한다.

즉, 본 발명은 이중화로 구성된 두 개의 블록을 필요에 따라 부하 분산용으로 사용할 수 있어 전전자 교환기의 효율을 증진시킬 수 있다는 효과가 있다.

Description

부하 분산이 가능한 전전자 교환기의 이중화 장치

제1도는 본 발명에 따른 부하 분산이 가능한 전전자 교환기의 이중화 장치의 블록도.

제2도는 본 발명에 따른 부하 분산이 가능한 전전자 교환기의 이중화 장치내 블록의 구성도.

제3도는 제2도의 액티브 스탠 바이 신호 발생부의 회로도.

제4도는 제2도의 서브 하이웨이 지정부의 회로도.

제5도는 제2도의 출력부의 회로도.

* 도면의 주요부분에 대한 부호의 설명

11 : 액티브 스탠바이 신호 발생부 12 : 서브 하이웨이 지정부

13 : 출력부

본 발명은 전전자 교환기에 관한 것으로서, 더욱 상세하게는 이중화 구성된 장치들을 부하 분산 장치로서 사용하는 부하 분산이 가능한 전전자 교환기의 이중화 장치에 관한 것이다.

전전자 교환기는 통화의 확실성 및 안전성을 확보하기 위하여 내부의 구성 장치들을 이중화구성하는 것이 일반화되어 있다. 또한, 전전자 교환기에서는 통화량의 급증 등을 대비하기 위하여 두 개의 장치를 이용한 부하 분산 방식을 채용하고 있다.

그러나, 종래의 전전자 교환기에서는 이중화 구성을 이용하여 부하 분산을 행하는 장치가 제안 및 개발되어 있지 않아 비효율적이라는 문제가 있었다.

본 발명은 이러한 문제를 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 이중화 구성을 갖는 두 개의 장치를 선택적으로 부하 분산용으로 사용할 수 있게 구성한 부하 분산이 가능한 전전자 교환기의 이중화 장치를 제공하는데 있다.

본 발명에 따른 부하 분산이 가능한 전전자 교환기의 이중화 장치는, 이중화로 구성된 두 개의 블록을 부하 분산용으로 사용하기 위하여 블록에 각각 구성되는 장치로서, 다른 블록의 기능 장애를 알리는 신호, 다른 블록의 액티브/스탠바이 상태를 알리는 신호, 기능 장애 신호, 이중화 또는 부하 분산용으로 구동 여부를 지정하는 신호 및 리셋 신호를 조합하여 자기 블록의 기능 장애를 알리는 신호, 자기 블록의 액티브/스탠바이 상태를 알리는 신호 및 자기 블록의 액티브 스탠바이 상태를 결정 출력하는 신호를 출력하는 액티브/스탠바이 신호 발생부와; 이중화 및 부하 분산용 지정 신호, 액티브 스탠바이 상태 결정 신호 및 블록 지정 신호를 조합하여 서브 하이웨이 선택 신호를 출력하는 출력 서브 하이웨이 지정부와; 서브 하이웨이 선택 신호에 따라 서브 하이웨이로 데이터를 선택적으로 출력하는 출력부를 포함한다.

이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 부하 분산이 가능한 전전자 교환기의 이중화 장치의 블록도로서, 블록(A), (B)은 전전자 교환기에서 이중화로 구성된 장치들을 의미한다.

여기서, 블록(A), (B)들은 각각의 보드 식별 번호(Board Identification; bdId)가 지정되어 있으며, 도시하지 않은 프로세서로부터 이중화/분산 신호(dup/ld)를 인가받는다. 이중화/분산 신호는 프로세서가 블록(A), (B)들을 이중화로 또는 부하 분산용으로 선택적으로 구동하게 지정하는 신호를 의미한다.

블록(A), (B)들은 제2도에 도시된 바와 같이 각각 액티브/스탠바이 신호 발생부(11), 출력 서브 하이웨이 지정부(12) 및 출력부(13)를 구비한다.

여기서, 액티브/스탠바이 신호 발생부(11)는 제3도에 도시된 바와 같이 신호(si), (ei)(ff)(Reset) 및 (dup/ld)를 입력한다.

신호(si)는 상대편 블록(A 또는 B)으로부터 입력하는 신호로서 상대편이 기능 장애가 발생하였을 때에 로직 로우를 상대편이 정상 기능시에는 하이 레벨을 유지하는 신호이다.

또한, 신호(ei)역시 상대편 블록(A 또는 B)으로부터 입력하는 상대 구동 신호로서 상대편 블록(A 또는 B)이 액티브일 때 로우레벨을, 스탠바이 상태일 때에 하이레벨을 유지하는 신호이다.

신호(ff)는 블록(A 또는 B)자신의 상태 즉, 자신의 기능에 장애가 발생하였을 때에 발생하는 신호이다. 또한, 신호(Reset)는 상술한 프로세서가 인가하는 통상의 리셋 신호이며, 신호(dup/ld)는 상술한 프로세서가 인가하는 통상의 리셋 신호이며, 신호(dup/ld)는 상술한 바와 같이 프로세서가 블록(A 또는 B)을 이중화로 또는 부하 분산용으로 사용하기 위한 것으로서 블록(A 또는 B)을 이중화로 구성시키고자 할 때에 로직 하이를, 부하 분산용으로 사용하고자 할 때에 로직 로우 레벨 상태가 된다.

이러한 신호를 입력하는 액티브/스탠바이 신호 발생부(11)는 도시된 바와 같이 인버터(I1)로 신호(ei)를 반전시키고, 앤드 게이트(A1)는 이 인버터(I1)의 출력 및 신호(si)를 조합하여 출력한다.

이 앤드 게이트(A1)의 출력은 오아 게이트(OR2)에 인가되고, 오아 게이트(OR2)는 앤드 게이트(A1)의 출력은 오아 게이트(OR2)에 인가되고, 오아 게이트(OR2)는 앤드 게이트(A1) 및 신호(dup/ld)를 조합하여 신호(eo)로서 출력하게 구성되어 있다. 여기서 신호(eo)는 상술한 신호(ei)와 동일한 개념으로서 다만, 블록(B1 또는 B2)이 출력함을 의미한다.

또한, 신호(Reset)는 인버터(I2)에 의하여 반전되고 이 인버터(I2)의 출력은 오아 게이트(OR1)에서 신호(ff)와 논리합되도록 구성되어 있다. 이 오아 게이트(OR1)의 출력은 다시 오아 게이트(OR3) 및 인버터(I3)에 인가되고 오아 게이트(OR3)는 오아 게이트(OR1)의 출력 및 인버터(I1)의 출력을 논리합하여 출력하게 된다. 본 실시예에서는 오아 게이트(OR3)의 출력을 액티브/스탠바이 신호(act/stnb)로 명명하였으며, 이 액티브/스탠바이(act/stnb)신호는 로직 로우일 때에 액티브 상태임을 그리고 로직 하이일때에 스탠바이 상태임을 말한다.

또한, 상술한 인버터(I3)의 출력은 오아 게이트(OR4)에 인가되고 오아 게이트(OR4)는 인버터(I3)의 출력 및 신호(dup/ld)를 논리곱하여 신호(so)로서 출력한다. 여기서 신호(so)는 상술한 신호(si)와 동일한 개념으로서 다만 블록(A 또는 B)이 출력함을 의미한다.

여기서 액티브/스탠바이 신호 발생부(11)가 신호(si,ei)를 입력하여 신호(so,eo)를 출력하는 상태를 설명하면 다음과 같다.

먼저, 이중화 또는 부하 분산을 명하는 신호(dup/ld)가 하이일 때, 즉, 블록(B1,B2)를 부하 분산용으로 사용하는 경우에 블록(B1,B2)은 오아 게이트(OR2,OR4)에 의하여 각각 하이 레벨의 신호(so,eo)를 출력한다. 이 때, 오아 게이트(OR1)는 신호(ff)가 하이 상태로 되거나 리셋 신호(/Reset)가 인가되기 전에는 로우 레벨을 유지하므로 오아 게이트(OR3)는 로우 레벨의 신호(act/stnb)를 출력한다. 즉, 본 발명의 신호 발생부(11)는 블록(B1,B2)에 기능장애가 발생하기 전에는 로우 레벨의 신호(act/stnb)를 출력하는 것이다.

이에 대하여 신호(dup/ld)가 로울 레벨일 때, 즉, 블록(B1,B2)을 이중화용으로 사용하는 경우를 보면 다음과 같다.

먼저, 이중화 구동의 경우에 하나의 블록(A 또는 B)들중에 하나가 액티브 나머지 하나가 스탠바이로 구동하여야 한다. 이 경우 보드에 먼저 실장되는 블록(A 또는 B)이 액티브로 구동하게 될 것이다.

이 경우 신호(si,ei,so,eo,lup/ld,act/stnb)의 로직 상태를 보면 다음과 같다.

본 실시예에서는 블록(A)이 먼저 실장되는 경우의 신호 로직은 다음과 같다.

여기서, si 및 ei가 1이 되는 것은 블록(B)이 미실장상태이므로 블록(B)은 자신이 기능 장애 상태임을 하이 레벨의 신호(so)로 그리고 자신은 스탠바이 상태임을 하이 레벨의 신호(eo)로 전송하기 때문이다.

블록(B2)이 실장됨에 따라 블록(A)의 신호(so,eo)는 블록(B)의 신호(si,ei)로서 입력될 것이다. 이때의 블록(B)의 신호 로직은 다음과 같다.

상술한 표 1,2의 상태는 블록(B1)에서 기능 장애가 발생하지 않은 경우 즉 신호(ff)가 로직 로우 상태인 경우를 예로 한 것이며, 표 1,2 상태에서 블록(B1)에 기능 장애가 발생한 경우 즉 신호(ff)가 로직 하이로 변경된 경우를 표 및 시점으로서 설명하면 다음과 같다.

시점 1의 블록(A)의 신호(so,eo)를 신호로서 입력하는 블록(B)의 시점 2에서 로직은 표 4와 같다.

시점 2의 블록(B)의 신호(so,eo)를 신호로서 입력하는 블록(A)의 시점 3에서 로직은 표 5와 같다.

시점 3의 블록(A)의 신호(so,eo)를 신호로서 입력하는 블록(B2)의 시점 4에서 로직은 표 6과 같다.

시점 4의 블록(B)의 신호(so,eo)를 신호로서 입력하는 블록(A)의 시점 5에서 로직은 표 7과 같다.

상술한 표 6,7에 의하여 변경된 로직이 블록(A)의 기능 장애에 의한 최종 로직 값이며, 이 표에서 블록(A,B)의 신호값(act/stnb)이 변경되었음을 알 수 있다.

이러한 액티브/스탠바이 신호 발생부(11)의 신호(act/stnb)를 입력받는 출력 서브 하이웨이 지정부(12)의 구성은 제4도에 도시되어 있다.

도시된 지정부(12)에서 보드 식별 번호 신호(bdId) 2비트를 이용하여 0일 때에 보드(A), 1일 때에 보드(B)를 의미하는 것으로 하였다.

여기서, 신호(dup/ld) 및 신호(bdld)는 낸드 게이트(NA1)에서 조합되어 출력단자 선택 신호(a2)로서 출력되고, 신호(dup/ld) 및 신호(act/stnb)는 오아 게이트(OR6)에서 조합되어 출력되도록 구성되어 있다.

한편, 신호(bd/ld)는 인버터(I4)에서 반전되며 이 인버터(I4)의 출력 및 신호(dup/ld)는 앤드 게이트(A2)에서 조합되어 출력된다.

이 앤드 게이트(A2) 및 오아 게이트(OR5)의 출력은 오아 게이트(OR6)에서 조합되어 출력 단자 선택 신호(a1)로서 출력되는 것이다.

표 8에 출력 서브 하이웨이 지정부(12)의 진리표를 나타내었다.

표 8에서 블록(A,B)들이 이중화로 구동시(신호(dup/ld)가 로우 상태)에 액티브 상태의 블록(A,B)만이 로우 레벨의 신호(a1)를 출력하며, 블록(A,B)들이 부하 분산용으로 구동시(신호(dup/ld)가 하이상태)에 bd/id에 따라 bd/id가 0일 때 a1이 0 a2가 1 bd/id가 1일 때 a1이 1 a2가 0를 출력한다.

제5도에는 이러한 신호(a1,a2)를 이용하여 데이터를 출력하는 블록(A,B)의 출력부(13)가 도시되어 있다.

여기서 출력부(13)는 도시된 바와 같이 신호(a1)를 반전 출력하는 인버터(I5,I6) 및 이 인버터(I5,I6)의 출력에 따라 데이터를 서브 하이웨이(shw0,shw1)에 전달하는 버퍼(B1,B2)를 구비한다. 또한, 출력부(13)는 신호(a2) 를 반전 출력하는 인버터(I7,I8) 및 이 인버터(I7,I8)의 출력에 따라 데이터를 서브 하이웨이(shw2,shw3)에 전달하는 버퍼(B3,B4)를 구비한다.

이러한 구성에서 블록(A,B)이 이중화 동작할 때에 액티브상태인 블록(예컨데 A 따라서 블록(B)은 스탠바이 상태가 된다.)은 신호(a1)가 로우상태가 되므로 서브 하이웨이(shw0,1)을 통하여 데이터를 출력하게 된다. 이때, 블록(B)은 스탠바이 상태이므로 신호(a1,a2)는 모두 하이레벨 상태가 되어 서브 하이웨이(shw1,2,3,4)로 어떠한 데이터도 출력하지 못하는 상태가 된다. 부하분산시 Active 신호가 보드간에 상호 전달되지 않음.

이 상태에서 블록(A)의 데이터의 부하가 많은 경우에 본 발명을 제어하는 프로세서는 블록(B)을 부하 분산용으로 사용하게 되고 이에 따라 블록(B)은 신호(a2)가 로우 레벨 상태가 된다. 따라서, 블록(B)은 서브 하이웨이(shw3,4)를 통하여 데이터를 출력하게 되는 것이다.

즉, 액티브 상태에서 블록(A)은 서브 하이웨이(shw1,2)를 통하여 데이터를 출력하고 이때, 블록(A)의 데이터가 급증하여 부하가 걸린 경우 블록(B)은 부하 분산용으로 구동하여 이 데이터들을 서브 하이웨이(shw3,4)로 출력하는 것이다.

상술한 예에서 이중화시 블록(A)이 액티브, 블록(B)이 스탠바이 상태인 경우를 설명하였으나, 블록(B)이 액티브, 블록(A)이 스탠바이 상태인 경우에도 동작 상태는 동일하다는 것을 본 발명의 기술 분야에서 통상의 지식을 가진 자는 용이하게 알 수 있을 것이다.

이와 같이 본 발명은 이중화로 구성된 두 개의 블록을 필요에 따라 부하 분산용으로 사용할 수 있어 전전자 교환기의 효율을 증진시킬 수 있다는 효과가 있다.

Claims

이중화로 구성된 두 개의 블록(A,B)을 부하 분산용으로 사용하기 위하여 상기 블록(A,B)에 각각 구성되는 장치로서, 다른 블록(A 또는 B)의 기능 장애를 알리는 신호(si), 다른 블록(A 또는 B)의 액티브/스탠바이 상태를 알리는 신호(ei), 기능 장애 신호(ff), 이중화 또는 부하 분산용으로 구동 여부를 지정하는 신호(dup/ld) 및 리셋(reset)신호를 조합하여 자기 블록(A 또는 B)의 기능 장애를 알리는 신호(so), 자기 블록(A 또는 B)의 액티브/스탠바이 상태를 알리는 신호(eo) 및 자기 블록(A 또는 B)의 액티브 스탠바이 상태를 결정 출력하는 신호(act/stnb)를 출력하는 액티브/스탠바이 신호 발생부(11)와; 상기 이중화 및 부하 분산용 지정 신호(dup/ld), 액티브 스탠바이 상태 결정 신호(act/stnb) 및 블록(A 또는 B)지정 신호를 조합하여 서브 하이웨이 선택 신호(a1,a2)를 출력하는 출력 서브 하이웨이 지정부(12)와; 상기 서브 하이웨이 선택 신호(a1,a2)에 따라 서브 하이웨이(shw1,2,3,4)로 데이터를 선택적으로 출력하는 출력부(13)를 포함하는 부하 분산 가능한 전전자 교환기의 이중화 장치.
제1항에 있어서, 상기 액티브/스탠바이 신호 발생부(11)는, 상기 신호(ei)를 반전시키는 인버터(I1)와; 상기 인버터(I1)의 출력 및 신호(si)를 조합하여 출력하는 앤드 게이트(A1)와; 상기 앤드 게이트(A1)의 출력 상기 신호( dup/ld)를 조합하여 신호(eo)로서 출력하는 오아 게이트(OR2)와; 상기 신호(Reset)를 반전시키는 인버터(I2)와; 상기 인버터(I2)의 출력 및 상기 신호(ff)를 조합하는 오아 게이트(OR1)와; 상기 오아 게이트(OR1)의 출력 및 인버터(I1)의 출력을 조합하여 상기 신호(act/stnb)를 출력하는 오아 게이트(OR3)와; 상기 오아 게이트의 출력을 반전시키는 인버터(I3)와; 상기 인버터(I3)의 출력 및 상기 앤드 게이트(A1)의 출력을 조합하여 상기 신호(so)로서 출력하는 오아 게이트(OR4)를 구비하는 부하 분산이 가능한 전전자 교환기의 이중화 장치.
제1항 또는 제2항에 있어서, 상기 서브 하이웨이 지정부(12)는, 상기 신호( dup/ld) 및 신호(bdld)를 조합하여 상기 신호(a2)를 출력하는 낸드 게이트(NA1)와; 상기 신호(dup/ld) 및 신호(act/stnb)를 조합하여 출력하는 오아 게이트(OR5)와; 상기 신호(bdid)를 반전시키는 인버터(I4)와; 상기 인버터(I4)의 출력 및 신호(dup/ld)를 조합하는 앤드 게이트(A2)와; 상기 게이트(A2) 및 게이트(OR5)의 출력을 조합하여 상기 신호(a1)를 출력하는 오아 게이트(OR6)를 구비하는 부하 분산이 가능한 전전자 교환기의 이중화 장치.
제3항에 있어서, 상기 출력부(13)는, 상기 신호(a1)를 반전 출력하는 인버터(I5,I6)와 상기 인버터(I5,I6)의 출력에 따라 데이터를 서브 하이웨이(shw0,shw1)에 전달하는 버퍼(B1,B2)와; 상기 신호(a2)를 반전 출력하는 인버터(I7,I8)와; 상기 인버터(I7,I8)의 출력에 따라 데이터를 서브 하이웨이(shw2,shw3)에 전달하는 버퍼(B3,B4)를 구비하는 부하 분산이 가능한 전전자 교환기의 이중화 장치.