KR100281121B1 - 마이크로 프로세서 - Google Patents

Abstract

본 발명은 마이크로 프로세서에 관한 것으로, 특히 마이크로 프로세서 시스템의 주제어장치가 하드웨어적인 방법으로 내부메모리를 초기화시킬 수 있는 마이크로 프로세서에 관한 것이다. 본 발명의 마이크로 프로세서는 주제어장치에서 홀드신호가 인가되었을 때에 턴온되는 홀드응답신호(Hold_ACK)를 발생시키고 코어어드레스신호와 코어제어신호와 코어데이터신호와 라이트코어(write_core)신호를 발생시키는 코어부와, 코어어드레스신호와 홀드응답신호의 반전된 신호를 인가받아 어드레스버스에서 어드레스신호를 억세스하는 어드레스입출력부와, 코어제어신호와 홀드응답신호의 반전된 신호를 인가받아 상기 제어버스에서 제어신호를 억세스하는 제어입출력부와, 어드레스버스에서 입력된 어드레스신호와 제어버스에서 입력된 제어신호를 인가받아 홀드어드레스신호와 홀드제어신호와 라이트홀드(write_Hold)신호를 출력하는 홀드디코더와, 홀드응답신호가 턴온되었을 때에 홀드어드레스신호와 코어어드레스신호를 인가받아 내부어드레스신호를 생성하는 제 1 멀티플렉서와, 홀드응답신호가 턴온되었을 때에 홀드제어신호와 코어제어신호를 인가받아 내부제어신호를 생성하는 제 2 멀티플렉서와, 내부어드레스신호와 내부제어신호를 인가받고 내부데이터신호를 입출력하는 내부메모리부와, 라이트코어신호와 홀드응답신호와 라이트홀드신호와 코어데이터 그리고, 데이터버스에서 입력받은 입력데이터를 인가받아 코어데이터와 입력데이터 중, 어느 하나를 선택하여 출력하는 데이터선택부와, 홀드응답신호가 턴온되었을 때에 내부메모리의 내부데이터신호와 데이터선택부의 출력과 코어부의 코어데이터신호를 인가받아 출력데이터신호를 생성하는 제 3 멀티플렉서와, 출력데이터신호를 인가받아 데이터를 출력하고 데이터버스에서 입력데이터를 인가받아 데이터선택부로 인가하는 데이터입출력부를 포함하여 구성된 것이 특징이다.

Description

마이크로 프로세서

본 발명은 마이크로 프로세서에 관한 것으로, 특히 마이크로 프로세서의 내부 메모리를 초기화시키는 방법과 구조에 관한 것이다.

일반적으로 DSP(Digital Signal Processor)와 같이 주제어장치(Main CPU)의 제어를 받는 마이크로 프로세서는 종종 마이크로 프로세서 내부의 프로그램 또는, 데이터 메모리를 초기화해야 하는 경우가 발생한다. 이 경우, 마이크로 프로세서에 초기화 프로그램을 입력하고 실행시켜 마이크로 프로세서의 메모리를 초기화한다.

도 1은 종래의 마이크로 프로세서 시스템을 도시한 것이다.

종래의 마이크로 프로세서 시스템은 메모리(20)와, 마이크로 프로세서(10) 및, 주제어장치(Main Controller)(30)를 포함하여 구성되어 있다. 메모리는 마이크로 프로세서에 의해 사용되어지며, 마이크로 프로세서의 명령어 또는, 데이터를 기억한다. 그리고, 주제어장치는 시스템 전체를 제어한다. 마이크로 프로세서와 메모리 그리고, 주제어장치는 어드레스버스(Address Bus)와 데이터버스(Data Bus) 그리고, 콘트롤 버스(Control Bus)를 통해서 신호를 교환한다. 덧붙여 주제어장치와 마이크로 프로세서는 각자의 상태를 알려주기 위한 홀드(Hold)신호선과 홀드응답(Hold-ACK)신호선이 있다.

도 2는 마이크로 프로세서의 내부를 좀 더 상세히 도시한 것이다. 도 2에 도시된 것과 같이 마이크로 프로세서의 어드레스버스와 데이터버스 그리고, 콘트롤버스의 연결단자는 3상버퍼(tri-state buffer)(13, 14, 14', 15)로 구성되고, 이 3상버퍼의 인에이블(enable)단자는 홀드응답(Hold-ACK)신호에 의해 제어된다. 마이크로 프로세서 뿐만 아니라, 주제어장치도 도 2에 도시된 구조에 준하는 구조로 되어 있다.

이하 도 1과 도 2에 도시된 마이크로 프로세서 시스템의 동작원리를 설명하도록 한다.

도 1의 마이크로 프로세서의 정상적인 동작 시에 홀드(Hold)신호와 홀드응답(Hold_ACK)신호는 인액티브(inactive)상태에 있다. 이 때, 주제어장치(30)의 어드레스버스와 데이터버스 그리고, 콘트롤버스의 출력은 하이임피던스(High Impedance)로 유지되고 있다. 그리고, 마이크로 프로세서(10)는 어드레스버스와 콘트롤버스에 명령신호를 보내어 메모리(20)와 데이터를 주고받는다.

도 1의 마이크로 프로세서가 정상적으로 동작하지 않을 때, 주제어장치는 마이크로 프로세서에 홀드(Hold)신호를 보낸다. 그러면, 마이크로 프로세서는 수행 중이던 동작을 마무리하고 홀드응답(Hold_ACK)신호를 주제어장치로 전송한다. 이것은 마이크로 프로세서가 홀드(Hold)할 준비가 되었다는 것을 주제어장치에게 알리는 것이다. 동시에, 마이크로 프로세서의 3상버퍼(tri-state buffer)(13, 14, 14', 15)가 디서블(disable)되어 하이임피던스(High Impedance)로 된다. 홀드응답 신호를 받은 주제어장치는 정상적으로 동작하는 마이크로 프로세서처럼 동작하면서 어드레스버스와 콘트롤버스에 명령신호를 보내어 메모리로부터 데이터를 주고받는다.

상술한 것과 같은 방법으로, 종래의 마이크로 프로세서 시스템은 마이크로 프로세서 또는, 메모리에 이상이 발생했을 때, 홀드신호와 홀드응답신호로써 메모리의 데이터를 초기화시킨다.

그런데, 도 1과 도 2에 도시된 종래의 마이크로 프로세서는 다음과 같은 문제점이 있다. 마이크로 프로세서는 내부메모리(12)와 외부메모리(20)를 모두 사용할 수 있다. 특히 마이크로 프로세서는 외부메모리보다 내부메모리를 더 비중있게 사용하고 있다.

그런데, 종래의 마이크로 프로세서 시스템은 주제어장치의 홀드신호에 의해 출력된 홀드응답신호를 통해 외부메모리만 제어할 수 있다. 따라서, 내부메모리의 초기화가 불가능하여 마이크로 프로세서의 비정상적인 동작 시, 종래의 마이크로 프로세서 시스템은 그에 대한 대처가 미약하다는 약점이 있다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 외부메모리 뿐만 아니라, 내부메모리의 초기화를 가능하게 하여 마이크로 프로세서와 메모리의 효과적인 초기화방법을 구현하는 데에 그 목적이 있다.

도 1은 종래의 마이크로 프로세서 시스템을 도시한 블록도

도 2는 마이크로 프로세서의 내부를 좀 더 상세히 도시한 블록도

도 3은 본 발명의 마이크로 프로세서의 내부를 도시한 블록도

도면의 주요부분에 대한 부호의 설명

100 : 마이크로 프로세서 110 : 코어부

120 : 내부메모리 130 : 홀드디코더

140 : 데이터선택부 141 : 제 1 논리곱연산기

142 : 제 2 논리곱연산기 143 : 제 1 버퍼부

144 : 제 2 버퍼부 150 : 제 1 멀티플렉서

160 : 제 2 멀티플렉서 170 : 제 3 멀티플렉서

180 : 어드레스입출력부 181, 182 : 3상 버퍼

190 : 콘트롤입출력부 191, 192 : 3상 버퍼

200 : 데이터입출력부 201, 202 : 3상 버퍼

본 발명은 마이크로 프로세서의 메모리를 하드웨어적으로 초기화할 수 있는 것이 특징이다.

본 발명의 전체 시스템은 도 1에 나타낸 종래의 마이크로 프로세서 시스템과 거의 동일하나, 마이크로 프로세서 내부의 구성이 다르다. 본 발명의 마이크로 프로세서(100)는 도 3에 나타낸 것과 같이 주제어장치로부터 홀드신호를 인가받는 코어부(110)와, 어드레스신호를 억세스하는 어드레스입출력부(180)와, 제어신호를 억세스하는 제어입출력부(190)와, 데이터신호를 억세스하는 데이터입출력부(200)와, 어드레스신호와 제어신호를 인가받아 홀드어드레스신호와 홀드제어신호 및 라이트홀드신호를 출력하는 홀드디코더(130)와, 내부어드레스신호를 생성하는 제 1 멀티플렉서(150)와, 내부제어신호를 생성하는 제 2 멀티플렉서(160)와, 출력데이터신호를 생성하는 제 3 멀티플렉서(170)와, 내부데이터신호가 입출력되는 내부메모리부(120), 그리고 데이터버스에서 입력받은 입력데이터와 코어데이터 중, 어느 하나를 선택하는 데이터선택부(140)를 포함하여 구성되어 있다.

이하, 본 발명의 마이크로 프로세서의 구조에 대하여 첨부된 도 3을 참조하여 설명하도록 한다.

코어부(110)는 정상적인 동작 시 코어어드레스신호와 코어제어신호와 코어데이터신호, 그리고 라이트코어신호를 발생시킨다. 또, 외부에 설치된 주제어장치(Main Controller)(도시생략)에서 홀드신호가 인가되면, 코어부는 홀드응답신호(Hold_ACK)를 발생시킨다. 이 코어부는 종래의 것과 동일한 기능을 수행한다.

어드레스입출력부(180)는 코어부(110)에서 발생된 코어어드레스신호와 홀드응답신호의 반전된 신호를 인가받아 외부 어드레스버스로 어드레스신호를 출력시키고, 주제어장치(도시생략)에서 출력된 어드레스신호를 어드레스버스를 통해 입력받는다.

제어입출력부(190)는 코어부(110)에서 발생된 코어제어신호와 홀드응답신호의 반전된 신호를 인가받아 외부 제어버스로 제어신호를 출력시키고, 주제어장치(도시생략)에서 출력된 제어신호를 제어버스를 통해 입력받는다.

홀드디코더(130)는 어드레스입출력부(180)에서 출력되는 어드레스신호와 제어입출력부(190)에서 출력되는 제어신호를 인가받아 홀드어드레스신호와 홀드제어신호 그리고, 라이트홀드신호를 출력한다. 그리고, 홀드디코더(130)는 홀드디코딩데이터를 출력한다. 이 홀드디코딩데이터는 코어부의 코어데이터와 논리합연산기에 입력되고, 그 논리합연산기의 출력값이 데이터입출력부로 인가된다.

제 1 멀티플렉서(150)는 홀드디코더(130)에서 출력된 홀드어드레스신호와 코어부에서 출력된 코어어드레스신호를 인가받아 내부어드레스신호룰 출력하여 내부메모리(120)로 인가한다. 제 2 멀티플렉서(160)는 홀드디코더(130)에서 출력된 홀드제어신호와 코어부에서 출력된 코어제어신호를 인가받아 내부제어신호를 출력하여 내부메모리(120)로 인가한다.

내부메모리(120)는 제 1 멀티플렉서(150)와 제 2 멀티플렉서(160)로부터 내부어드레스신호와 내부제어신호를 인가받아 내부데이터신호의 입출력동작을 수행한다.

데이터선택부(140)는 코어데이터와 외부 데이터버스로부터 입력받은 입력데이터 중, 하나를 선택하여 출력하는 기능을 수행한다. 이 데이터선택부는 코어부(110)에서 출력된 라이트코어신호와 홀드응답신호의 반전된 신호를 입력받아 논리곱연산값을 출력하는 제 1 논리곱연산부(141)와, 라이트홀드신호와 홀드응답신호를 입력받아 논리곱연산값을 출력하는 제 2 논리곱연산부(142)와, 제 2 논리곱연산부의 출력값이 인에이블단자에 인가되고 입력데이터가 입력단자에 인가되는 제 1 버퍼부(143)와, 제 1 논리곱연산부의 출력값이 인에이블단자에 인가되고 코어데이터가 입력단자에 인가되는 제 2 버퍼부(144)로 구성될 수 있다.

제 3 멀티플렉서(170)는 내부메모리(120)에서 출력된 내부데이터신호와 데이터선택부(140)에서 출력된 출력데이터와 코어부(110)에서 출력된 코어데이터신호를 인가받아 출력데이터신호를 생성한다.

데이터입출력부(200)는 제 3 멀티플렉서(170)에서 출력된 출력데이터신호를 외부 데이터버스로 출력하고, 외부 데이터버스에서 입력데이터를 인가받아 데이터선택부(140)의 제 1 버퍼부(143)에 전송한다.

어드레스입출력부(180)는 홀드응답신호의 반전된 신호에 따라 상기 코어어드레스신호를 어드레스신호로 출력시키는 출력3상버퍼(181)과 외부의 어드레스신호를 입력받는 입력3상버퍼(182)로 구성된다. 그리고, 제어입출력부(190)는 홀드응답신호의 반전된 신호에 따라 코어제어신호를 제어신호로 출력시키는 출력3상버퍼(191)와 외부의 제어신호를 입력받는 입력3상버퍼(192)로 구성될 수 있다. 또, 데이터입출력부(200)는 코어부의 출력데이터와 홀드디코더의 출력데이터 중, 어느 하나에 따라 데이터선택부의 출력데이터를 외부로 출력시키는 출력3상버퍼(201)와 외부의 데이터버스에서 데이터를 인가받는 입력3상버퍼(202)로 구성될 수 있다.

즉, 홀드디코더(130)는 어드레스버스와 제어버스로부터 인가되는 어드레스신호와 제어신호를 받아 홀드(hold)에 의한 홀드어드레스신호와 홀드제어신호를 발생시켜 각각의 출력신호를 멀티플렉서(150, 160)로 인가한다. 그리고, 코어부(110)는 코어어드레스와 코어제어신호 그리고, 코어데이터신호를 발생시켜 각각을 멀티플렉서(150, 160, 170)로 인가한다.

멀티플렉스(150, 160, 170)는 홀드디코더(130)에서 출력된 신호와 코어부(110)에서 출력된 신호를 내부메모리(120)의 내부어드레스와 내부제어 및 내부데이터신호로 접속시킨다.

이하, 본 발명의 동작원리에 대해 설명하도록 한다. 본 발명의 마이크로 프로세서(100)가 기존의 마이크로 프로세서에 비해 다른 점은 어드레스버스와 제어버스로부터 어드레스신호와 제어신호를 입력받을 수 있는 것이다.

만약 주제어장치(도시생략)가 홀드신호를 마이크로 프로세서(100)에 인가하면, 홀드디코더(130)는 어드레스버스로부터 입력받은 어드레스신호를 내부메모리(120)의 현재 어드레스와 비교한다. 그래서, 어드레스버스로부터 입력받은 어드레스와 내부메모리의 어드레스가 동일하다면, 홀드어드레스신호와 홀드제어신호를 발생시킨다. 그러면, 제 1, 제 2 멀티플렉서(150, 160)는 내부어드레스신호와 내부제어신호를 내부메모리에 전송하고, 그에 따라 주제어장치가 내부메모리의 데이터를 억세스할 수 있게 된다. 그 결과, 외부의 주제어장치에 의해 홀드신호가 마이크로 프로세서에 인가되면, 코어부는 동작하지 않는다.

만약 주제어장치가 마이크로 프로세서에 홀드신호를 인가했을 때의 어드레스가 내부메모리의 어드레스와 동일하지 않다면, 홀드디코더(130)는 내부메모리가 동작을 멈추도록 제어신호를 발생시키고, 데이터버스로 신호가 출력되는 데이터입출력부(200)의 동작을 정지시킨다. 즉, 데이터입출력부(200)를 구성하고 있는 3상버퍼(tri-state buffer)(201, 202)가 디서블(disable)된다는 것이다. 그 결과, 주제어장치는 외부메모리로부터 데이터를 억세스한다.

홀드신호가 마이크로 프로세서에 인가되지 않은 상태는 홀드응답신호(Hold_ACK)가 '0' 이므로, 제 1, 제 2 멀티플렉서(150, 160)는 코어부(110)에서 출력된 코어어드레스와 코어제어신호를 내부메모리(120)로 인가하므로, 코어부는 내부메모리의 데이터를 억세스할 수 있다. 그리고, 홀드신호가 마이크로 프로세서에 인가되지 않으면, 어드레스입출력부(180)와 제어입출력부(190) 및 데이터입출력부(200)가 동작가능하게 되어 마이크로 프로세서의 코어부(110)에서 발생된 어드레스신호와 제어신호가 어드레스버스와 제어버스 및 데이터버스를 통해 외부메모리(도시생략)로 전송되도록 한다. 그 결과 마이크로 프로세서가 외부메모리를 제어할 수 있게 된다.

본 발명의 마이크로 프로세서는 종래의 마이크로 프로세서에 비해 다음과 같은 장점이 있다. 먼저, 본 발명의 마이크로 프로세서는 시스템에서 필요한 기존의 신호체계를 거의 변경시키지 않고 하드웨어적으로 마이크로 프로세서의 내부메모리를 외부의 주제어장치가 직접 제어할 수 있다. 즉, 주제어장치가 마이크로 프로세서의 코어를 거치지 않고 마이크로 프로세서의 내부메모리를 직접 제어할 수 있다. 그 결과, 마이크로 프로세서의 외부메모리 뿐만 아니라, 내부메모리를 초기화하는 경우, 본 발명의 마이크로 프로세서는 종래의 마이크로 프로세서에서 사용했던 소프트웨어적인 방법보다 더 빠르게 초기화할 수 있어 종래보다 더 효율적으로 마이크로 프로세서 시스템을 이용할 수 있게 된다.

Claims (6)

1. 어드레스버스와 데이터버스와 제어버스를 주제어장치와 외부메모리에 공유하여 연결된 마이크로 프로세서에 있어서,

   주제어장치에서 홀드신호가 인가되었을 때에 턴온되는 홀드응답신호(Hold_ACK)를 발생시키고 코어어드레스신호와 코어제어신호와 코어데이터신호와 라이트코어(write_core)신호를 발생시키는 코어부;

   상기 코어어드레스신호와 홀드응답신호의 반전된 신호를 인가받아 상기 어드레스버스에서 어드레스신호를 억세스하는 어드레스입출력부;

   상기 코어제어신호와 홀드응답신호의 반전된 신호를 인가받아 상기 제어버스에서 제어신호를 억세스하는 제어입출력부;

   상기 어드레스버스에서 입력된 어드레스신호와 상기 제어버스에서 입력된 제어신호를 인가받아 홀드어드레스신호와 홀드제어신호와 라이트홀드(write_Hold)신호를 출력하는 홀드디코더;

   상기 홀드응답신호가 턴온되었을 때에 상기 홀드어드레스신호와 코어어드레스신호신호를 인가받아 내부어드레스신호를 생성하는 제 1 멀티플렉서;

   상기 홀드응답신호가 턴온되었을 때에 상기 홀드제어신호와 코어제어신호를 인가받아 내부제어신호를 생성하는 제 2 멀티플렉서;

   상기 내부어드레스신호와 내부제어신호를 인가받고 내부데이터신호를 입출력하는 내부메모리부;

   상기 라이트코어신호와 상기 홀드응답신호와 상기 라이트홀드신호와 코어데이터 그리고, 상기 데이터버스에서 입력받은 입력데이터를 인가받아 상기 코어데이터와 입력데이터 중, 어느 하나를 선택하여 출력하는 데이터선택부;

   상기 홀드응답신호가 턴온되었을 때에 상기 내부메모리의 내부데이터신호와 데이터선택부의 출력과 상기 코어부의 코어데이터신호를 인가받아 출력데이터신호를 생성하는 제 3 멀티플렉서;

   상기 출력데이터신호를 인가받아 데이터를 출력하고 상기 데이터버스에서 입력데이터를 인가받아 상기 데이터선택부로 인가하는 데이터입출력부를 포함하여 구성된 마이크로 프로세서.
2. 제 1 항에 있어서, 상기 데이터선택부는 라이트코어신호와 홀드응답신호의 반전된 신호를 입력받아 그 논리곱연산값을 출력하는 제 1 논리곱연산부;

   상기 라이트홀드신호와 홀드응답신호를 입력받아 그 논리곱연산값을 출력하는 제 2 논리곱연산부;

   상기 제 2 논리곱연산부의 출력값과 상기 입력데이터를 인가받는 제 1 버퍼부;

   상기 제 1 논리곱연산부의 출력값과 상기 코어데이터를 인가받는 제 2 버퍼부로 구성된 것을 특징으로 하는 마이크로 프로세서.
3. 제 1 항에 있어서, 상기 제 1 멀티플렉서와 제 2 멀티플렉서 그리고, 제 3 멀티플렉서는 상기 코어부에서 출력된 홀드응답신호를 입력받아 상기 코어부에 홀드신호가 인가되지 않았을 때에만 내부데이터를 입출력시키는 마이크로 프로세서.
4. 제 1 항에 있어서, 상기 어드레스입출력부는 상기 홀드응답신호의 반전된 신호에 따라 상기 코어어드레스신호를 어드레스신호로 출력시키는 3상버퍼인 것을 특징으로 하는 마이크로 프로세서.
5. 제 1 항에 있어서, 상기 제어입출력부는 상기 홀드응답신호의 반전된 신호에 따라 상기 코어제어신호를 제어신호로 출력시키는 3상버퍼인 것을 특징으로 하는 마이크로 프로세서.
6. 제 1 항에 있어서, 상기 데이터입출력부는 상기 코어부의 출력데이터와 홀드디코더의 출력데이터 중, 어느 하나에 따라 상기 데이터선택부의 출력데이터를 외부로 출력시키는 3상버퍼인 것을 특징으로 하는 마이크로 프로세서.