KR0139969B1 - 이중화 프로세서의 데이타 분담처리방법 - Google Patents

이중화 프로세서의 데이타 분담처리방법

Info

Publication number
KR0139969B1
KR0139969B1 KR1019920007004A KR920007004A KR0139969B1 KR 0139969 B1 KR0139969 B1 KR 0139969B1 KR 1019920007004 A KR1019920007004 A KR 1019920007004A KR 920007004 A KR920007004 A KR 920007004A KR 0139969 B1 KR0139969 B1 KR 0139969B1
Authority
KR
South Korea
Prior art keywords
processor
data
buffer
outside
control logic
Prior art date
Application number
KR1019920007004A
Other languages
English (en)
Other versions
KR930022221A (ko
Inventor
이현철
Original Assignee
정장호
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 엘지정보통신주식회사 filed Critical 정장호
Priority to KR1019920007004A priority Critical patent/KR0139969B1/ko
Publication of KR930022221A publication Critical patent/KR930022221A/ko
Application granted granted Critical
Publication of KR0139969B1 publication Critical patent/KR0139969B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 이중화 프로세서에 관한 것으로, 이중화 프로세서중 한 쪽의 프로세서가 처리할 데이타 량이 증가될 경우 다른쪽 프로세서측에 데이타 분담처리를 요구하여 데이타를 분담처리 할 수 있도록 한 이중화 프로세서의 데이타 분담 처리 방법에 관한 것이다.
본 발명은 처리할 데이타 량이 증가되는 경우 데이타를 분담하여 처리하므로 데이타 처리상의 효율성을 증가시킬 수 있다.

Description

이중화 프로세서의 데이타 분담처리방법
제 1 도와 제 2 도는 종래 이중화 프로세서의 동작을 설명하기 위한 이중화 프로세서의 개략도.
제 3 도는 본 발명에 의한 이중화 프로세서의 데이타 분담처리 방법을 설명하기 위한 이중화프로세서의 개략도.
제 4 도는 본 발명에 따른 이중화 프로세서의 데이타 처리순서를 설명하기 위한 도면.
*도면의 주요부분에 대한 부호의 설명
PR1~PR6 : 프로세서
5~8, 11~14, 20~23, 26~29, 41~44, 47~50 : 버퍼
9, 10, 24, 25, 45, 46 : 제어용 논리회로
본 발명은 이중화 프로세서에 관한 것으로, 특히 이중화 프로세서중 한쪽의 프로세서가 처리할 데이타량이 증가될 경우 다른쪽 프로세서측에 데이타 분담처리를 요구하여 데이타를 분담처리 할 수 있도록 한 이중화 프로세서의 데이타 분담처리 방법에 관한 것이다.
일반적으로, 국설교환기 등의 대형 시스템에는 여러개의 프로세서를 구비하고 있으며, 해당 프로세서들이 데이타를 처리하면서 주어진 기능을 수행하도록 되어 있다. 이와 같은 시스템에서는 동작 중단을 방지하기 위하여 각 프로세서를 이중화하여 구성하는데, 이와 같은 이중화 프로세서는 동일 프로세서를 2개씩 구비한다. 즉, 이중화된 두 개의 프로세서 중에서 하나는 동작상태로 운용하고 다른 하나는 대기상태로 운용하다가, 동작중인 하나의 프로세서에 이상이 발생할 경우에 대기중인 다른 프로세서로 교체하여 데이타를 대신 처리케함으로써 시스템을 중단없이 운용한다.
종래에는 이중화 프로세서를 두가지 방법으로 동작시켰는데, 그 첫 번째 방법은 한쪽 프로세서는 데이타를 처리하여 외부로 출력하게 하고 다른쪽 프로세서는 이중화 동작에 대비하여 데이타 처리중인 프로세서로부터의 처리결과 데이타를 기억장치에 저장하면서 대기상태에 있게 하는 방법이고, 두 번째 방법은 한쪽 프로세서는 데이타를 처리하여 외부로 출력하게 하고 다른쪽 프로세서는 정상적으로 데이타를 처리하면서 처리결과를 외부로 출력하지 못하게 하는 방법이다.
전술한 첫 번째 이중화 프로세서 동작 방법에 대해 제 1 도를 참조하여 설명한다. 제 1 도의 (A)는 회로보드(1)에 탑재된 프로세서(PR1)가 데이타 처리중일 때 회로보드(2)에 탑재된 프로세서(PR2)가 대기중인 경우를 도시한 블록도이고, 제 2 도의 (B)는 회로보드(2)에 탑재된 프로세서(PR2)가 데이타 처리중일 때 회로보드(1)에 탑재된 프로세서(PR1)가 대기중인 경우를 도시한 블록도이다. 도면에서 ×로 표시한 부분은 신호의 입력 또는 출력이 없음을 나타낸 것이다.
제 1 도의 (A)에 도시된 바와 같이, 프로세서(PR1)가 데이타 처리중인 경우, 프로세서(PR1)는 외부로부터 버퍼(6)를 통해 유입된 데이타를 처리하여 버퍼(5)를 통해 외부측으로 출력한다. 또한 프로세서(PR1)가 처리한 데이타는 버퍼(7)과 버퍼(11)을 통해 프로세서(PR2)의 저장장치에 저장되고, 프로세서(PR2)는 정상적인 동작을 수행하지 않고 대기상태에 있게 된다. 제어용 논리회로(9, 10)는 프로세서(PR1, PR2)의 이중화 동작을 제어하기 위한 신호를 입출력하기 위한 것으로, 제어용 논리회로(9)는 프로세서(PR1)의 동작여부에 관한 정보를 다른쪽 제어용 논리회로(10)측으로 출력하고 다른쪽 제어용 논리회로(10)로부터 공급된 프로세서(PR2)의 동작여부에 관한 정보를 수신하여 프로세서(PR1)측에 보고한다. 프로세서(PR1)가 데이타 처리중인 경우에는 제어용 논리회로(10)로부터 제어용 논리회로(9)측으로 프로세서(PR2)가 대기중임을 알리는 신호가 공급됨과 동시에 제어용 논리회로(9)로부터 제어용 논리회로(10)측으로 프로세서(PR1)가 동작중임을 알리는 신호가 공급된다.
제 1 도의 (B)에 도시된 바와 같이, 프로세서(PR2)가 데이타 처리중인 경우, 프로세서(PR2)는 외부로부터 버퍼(13)를 통해 유입된 데이타를 처리하여 버퍼(14)를 통해 외부측으로 출력한다. 또한 프로세서(PR2)가 처리한 데이타는 버퍼(12)와 버퍼(8)을 통해 프로세서(PR1)의 저장장치에 저장되고, 프로세서(PR1)는 정상적인 동작을 수행하지 않고 대기상태에 있게 된다. 프로세서(PR2)가 데이타 처리중인 경우에는 제어용 논리회로(9)로부터 제어용 논리회로(10)측으로 프로세서(PR1)가 대기중임을 알리는 신호가 공급됨과 동시에 제어용 논리회로(10)로부터 제어용 논리회로(9)측으로 프로세서(PR2)가 동작중임을 알리는 신호가 공급된다.
다음에는 전술한 두 번째 이중화 프로세서 동작 방법에 대해 제 2 도를 참조하여 설명한다. 제 2 도의 (A)는 회로보드(3)에 탑재된 프로세서(PR3)가 데이타를 처리하여 외부로 출력중일때 회로보드(4)에 탑재된 프로세서(PR4)는 정상적으로 데이타를 처리하면서 처리결과를 외부로 출력하지 않는 경우를 도시한 블록도이고, 제 2 도의 (B)는 회로보드(4)에 탑재된 프로세서(PR4)가 데이타를 처리하여 외부로 출력중일 때 회로보드(3)에 탑재된 프로세서(PR3)는 정상적으로 데이타를 처리하면서 처리결과를 외부로 출력하지 않는 경우를 도시한 블록도이다. 도면에서 ×로 표시한 부분은 신호의 입력 또는 출력이 없음을 나타낸 것이다.
제 2 도의 (A)에 도시된 바와 같이, 프로세서(PR3)가 데이타 처리중인 경우, 프로세서(PR3)는 외부로부터 버퍼(21)를 통해 유입된 데이타를 처리하여 버퍼(20)를 통해 외부측으로 출력한다. 또한 프로세서(PR4)는 외부로부터 버퍼(28)를 통해 유입된 데이타를 프로세서(PR3)와 동일하게 처리하면서 처리결과는 외부측으로 출력하지 않고 프로세서(PR3)의 장애발생시 프로세서(PR3)의 역할을 하기 위한 이중화 동작에 대비하여 대기상태에 있게 된다. 제어용 논리회로(24, 25)는 프로세서(PR3, PR4)의 이중화 동작을 제어하기 위한 것으로, 프로세서(PR3)가 데이타를 처리하여 외부 측으로 출력중인 경우에는 제어용 논리회로(25)로부터 제어용 논리회로(24)측으로 프로세서(PR4)가 대기중임을 알리는 신호가 공급됨과 동시에 제어용 논리회로(24)로부터 제어용 논리회로(25)측으로 프로세서(PR3)가 동작중임을 알리는 신호가 공급된다.
제 2 도의 (B)에 도시된 바와 같이, 프로세서(PR4)가 데이타 처리중인 경우, 프로세서(PR4)는 외부로부터 버퍼(28)를 통해 유입된 데이타를 처리하여 버퍼(29)을 통해 외부측으로 출력한다. 또한 프로세서(PR3)는 외부로부터 버퍼(21)을 통해 유입된 데이타를 프로세서(PR4)와 동일하게 처리하면서 처리결과는 외부측으로 출력하지 않고 프로세서(PR4)의 장애발생시 프로세서(PR4)의 역할을 하기위한 이중화 동작에 대비하여 대기 상태에 있게 된다. 프로세서(PR4)가 데이타를 처리하여 외부측으로 출력중인 경우에는 제어용 논리회로(24)로부터 제어용 논리회로(25)측으로 프로세서(PR3)가 대기중임을 알리는 신호가 공급됨과 동시에 제어용 논리회로(25)로부터 제어용 논리회로(24)측으로 프로세서(PR4)가 동작중임을 알리는 신호가 공급된다.
이상 설명한 바와 같이, 전술한 종래의 첫 번째 및 두 번째 이중화 프로세서 동작방법은 동일한 프로세서를 두 개 구비했음에도 불구하고, 한 개의 프로세서만 데이타 처리결과를 출력하고, 다른 프로세서는 데이타 처리결과를 출력하지 못하고 이중화 동작에 대비하여 대기상태로 만 있기 때문에, 순간적으로 처리할 데이타량이 증가될 경우 데이타 처리상의 효율성이 저하되는 문제점이 있었다.
본 발명은 전술한 바와 같은 문제점을 감안하여 안출된 것으로, 이중화된 두 프로세서중 동작중인 한쪽 프로세서에 장애가 발생한 경우 대기중인 다른쪽프로세서가 대체되어 이중화 동작을 수행하되, 동작중인 프로세서가 처리해야 할 데이타 량이 증가하는 경우 대기중인 프로세서를 이용해 데이타를 분담 처리하여, 동작중인 프로세서에 의해 처리된 데이타와 대기중인 프로세서에 의해 처리된 데이타를 외부로 출력함으로써, 데이타 처리상의 효율성을 증가 시킬 수 있도록 하는 이중화 프로세서의 데이타 분담처리 방법을 제공함에 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명의 특징은, 동작중인 제 1 프로세서에 장애가 발생했을 때 대기중인 제 2 프로세서로 대체하여 동작시키기 위한 이중화 프로세서에 있어서, 동작중인 상기 제 1 프로세서가 외부로부터 입력되는 처리할 데이타량이 증가되는 경우 대기중인 상기 제 2 프로세서측으로 임의의 량 만큼의 데이타를 분담처리 해줄 것을 요구하는 제 1 과정과, 상기 제 2 프로세서가 상기 제 1 프로세서로부터 데이타 분담처리를 요구받으면 외부로부터 입력되는 임의의 량 만큼의 데이타를 처리하여 상기 제 1 프로세서 측으로 출력하는 제 2 과정과, 상기 제 1 프로세서는 상기 제 2 프로세서가 처리한 데이타와 자신이 처리한 데이타를 외부측으로 출력하는 제 3 과정을 포함하는데 있다.
이와 같은 방법에 의해, 처리할 데이타량이 증가되는 경우 데이타를 분담하여 처리하므로 데이타 처리상의 효율성이 증가된다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다. 제 3 도는 본 발명에 의한 이중화 프로세서의 데이타 분담처리 방법을 설명하기 위한 이중화 프로세서의 개략도이고, 제 4 도는 본 발명에 따른 이중화 프로세서의 데이타 처리순서를 설명하기 위한 도면이다.
제 3 도에서 알 수 있는 바와 같이, 회로보드(30)에는 프로세서(PR5), 버퍼(41~44) 및 제어용 논리회로(45)가 구비되며, 회로보드(31)에는 프로세서(PR6), 버퍼(47~50) 및 제어용 논리회로(46)가 구비된다. 도면에서, ×로 표시한 부분은 데이타의 출력이 없는 것을 나타낸다.
회로보드(30)에 있어서, 버퍼(41)는 프로세서(PR5)로부터 인가되는 데이타를 외부로 출력하고, 버퍼(42)는 외부로부터 인가되는 데이타를 프로세서(PR5)에 입력하고, 버퍼(43)는 프로세서(PR5)로부터 인가되는 데이타를 버퍼(47)측에 출력하고, 버퍼(44)는 버퍼(48)로부터 인가되는 데이타를 프로세서(PR5)에 입력한다. 제어용 논리회로(45)는 프로세서(PR5)의 이중화 동작을 제어하는데, 프로세서(PR5)가 동작중인 상태에서 프로세서(PR5)에 장애가 발생되는 경우 프로세서(PR5)를 대기상태로 전환시킴과 동시에 프로세서(PR5)가 대기상태에 있다는 사실을 상대편의 제어용 논리회로(46)측에 통보하여 제어용 논리회로(46)에 의해 프로세서(PR6)를 동작상태로 전환케하고, 프로세서(PR5)가 대기중인 상태에서 프로세서(PR6)에 장애가 발생되어 제어용 논리회로(46)로부터 프로세서(PR6)가 대기중이라는 사실을 통보받는 경우 프로세서(PR5)를 동작상태로 전환시킴과 동시에 프로세서(PR5)가 동작상태에 있다는 사실을 상대편이 제어용 논리회로(46)측에 알려준다.
또한, 회로보드(31)에 있어서, 버퍼(50)는 프로세서(PR6)로부터 인가되는 데이타를 외부로 출력하고, 버퍼(49)는 외부로부터 인가되는 데이타를 프로세서(PR6)에 입력하고, 버퍼(48)는 프로세서(PR6)로부터 인가되는 데이타를 버퍼(44)측에 출력하고, 버퍼(47)는 버퍼(43)로부터 인가되는 데이타를 프로세서(PR6)에 입력한다. 제어용 논리회로(46)는 프로세서(PR6)의 이중화 동작을 제어하는데, 프로세서(PR6)가 동작중인 상태에서 프로세서(PR6)에 장애가 발생되는 경우 프로세서(PR6)를 대기상태로 전환시킴과 동시에 프로세서(PR6)가 대기상태에 있다는 사실을 상대편의 제어용 논리회로(45)측에 통보하여 제어용 논리회로(45)에 의해 프로세서(PR5)를 동작상태로 전환케하고, 프로세서(PR6)가 대기중인 상태에서 프로세서(PR5)에 장애가 발생되어 제어용 논리회로(45)로부터 프로세서(PR5)가 대기중이라는 사실을 통보받는 경우 프로세서(PR6)를 동작상태로 전환시킴과 동시에 프로세서(PR6)가 동작상태에 있다는 사실을 상대편의 제어용 논리회로(45)측에 알려준다.
즉, 제어용 논리회로(45, 46)는 자신이 속해있는 회로보드(30,31)의 프로세서(PR5, PR6)의 동작상태를 감시하여 해당 프로세서의 운용상황을 상호간에 주고받음으로써 해당 상황에 따라 자신이 속해있는 회로보드(30, 31)의 프로세서(PR5, PR6)를 동작 또는 대기상태로 전환시켜 이중화 제어를 수행한다.
제 3 도의 (A)에 도시된 바와 같이, 회로보드(30)에 탑재된 프로세서(PR5)가 외부로부터 버퍼(42)를 통해 입력된 데이타를 처리할 때 처리할 데이타 량이 증가되는 경우, 프로세서(PR5)는 버퍼(43) 및 버퍼(47)을 통해 대기상태에 있는 프로세서(PR6)측으로 임의의 량 만큼의 데이타를 분담처리해 줄 것을 요구한다. 이때, 프로세서(PR6)는 상대편 프로세서(PR5)로부터 데이타 분담처리 요구를 받음에 따라, 외부로부터 버퍼(49)를 통해 입력되는 임의의 량 만큼의 데이타를 처리하여 버퍼(48) 및 버퍼(44)를 통해 다른편 프로세서(PR5)측으로 송신한다. 프로세서(PR5)는 다른 편 프로세서(PR6)로부터 수신된 데이타와 자신이 처리한 데이타를 버퍼(41)를 통해 외부로 출력한다.
한편, 제 3 도의 (B)에 도시된 바와 같이, 회로보드(31)에 탑재된 프로세서(PR6)가 외부로부터 버퍼(49)를 통해 입력된 데이타를 처리할 때 철할 데이타 량이 증가되는 경우, 프로세서(PR6)는 버퍼(48) 및 버퍼(44)를 통해 대기상태에 있는 프로세서(PR5)측으로 임의의 량 만큼의 데이타를 분담처리해 줄 것을 요구한다. 이때, 프로세서(PR5)는 상대편 프로세서(PR6)로부터 데이타 분담처리 요구를 받음에 따라, 외부로부터 버퍼(42)를 통해 입력되는 임의의 량 만큼의 데이타를 처리하여 버퍼(43) 및 버퍼(47)를 통해 다른편 프로세서(PR6)측으로 송신한다. 프로세서(PR6)는 다른편 프로세서(PR5)로부터 수신된 데이타와 자신이 처리한 데이타를 버퍼(50)을 통해 외부로 출력한다.
또한, 두 프로세서(PR5, PR6)중 한쪽 프로세서에 장애가 발생한 경우, 제어용 논리회로(45, 46)는 자신이 소속된 프로세서(PR5, PR6)의 동작/대기상태에 관한 정보를 상호간에 주고받아, 해당 정보에 따라 자신이 소속된 프로세서(PR5, PR6)를 동작 또는 대기 상태로 전환함으로써, 두 프로세서(PR5, PR6)가 상호간에 장애 발생된 상대편 프로세서의 역할을 대신 수행하는 이중화 동작을 하게 된다.
제 4 도에 나타낸 바와 같이, 본 발명은 동작상태에 있는 프로세서가 처리할 데이타량이 증가될 경우, 대기상태에 있는 프로세서 측에 임의의 량 만큼의 데이타를 분담처리 할 것을 요구하고, 대기상태에 있는 프로세서는 해당 요구에 따라 임의의 량 만큼의 데이타를 분담처리하여 처리결과를 동작상태에 있는 프로세서 측으로 출력하여, 동작상태에 있는 프로세서가 자신이 처리한 데이타와 대기상태에 있는 프로세서로부터 수신된 데이타를 외부로 출력하므로, 이중화된 프로세서 모두를 이용하여 데이타를 처리할 수 있어 데이타 처리상의 효율성을 증대시킬 수 있다.

Claims (1)

  1. 동작중인 제 1 프로세서에 장애가 발생했을 때 대기중인 제 2 프로세서로 대체하여 동작시키기 위한 이중화 프로세서에 있어서,
    동작중인 상기 제 1 프로세서가 외부로부터 입력되는 처리할 데이타량이 증가되는 경우 대기중인 상기 제 2 프로세서측으로 임의의 량 만큼의 데이타를 분담처리 해줄 것을 요구하는 제 1 과정과, 상기 제 2 프로세서가 상기 제 1 프로세서로부터 데이타 분담처리를 요구받으면 외부로부터 입력되는 임의의 량 만큼의 데이타를 처리하여 상기 제 1 프로세서 측으로 출력하는 제 2 과정과, 상기 제 1 프로세서는 상기 제 2 프로세서가 처리한 데이타와 자신이 처리한 데이타를 외부측으로 출력하는 제 3 과정을 포함하는 것을 특징으로 하는 이중화 프로세서의 데이타 분담처리방법.
KR1019920007004A 1992-04-24 1992-04-24 이중화 프로세서의 데이타 분담처리방법 KR0139969B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920007004A KR0139969B1 (ko) 1992-04-24 1992-04-24 이중화 프로세서의 데이타 분담처리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920007004A KR0139969B1 (ko) 1992-04-24 1992-04-24 이중화 프로세서의 데이타 분담처리방법

Publications (2)

Publication Number Publication Date
KR930022221A KR930022221A (ko) 1993-11-23
KR0139969B1 true KR0139969B1 (ko) 1998-07-01

Family

ID=56086857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007004A KR0139969B1 (ko) 1992-04-24 1992-04-24 이중화 프로세서의 데이타 분담처리방법

Country Status (1)

Country Link
KR (1) KR0139969B1 (ko)

Also Published As

Publication number Publication date
KR930022221A (ko) 1993-11-23

Similar Documents

Publication Publication Date Title
KR0139969B1 (ko) 이중화 프로세서의 데이타 분담처리방법
JP2993337B2 (ja) ２重系のバスコントロ−ル方法
KR0152726B1 (ko) 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법
JPH08316957A (ja) 二重化ネットワーク管理システム
KR100260895B1 (ko) 비동기전송모드근거리통신망시스템의고속이중화방법
EP0789876B1 (en) Load sharing system and a method for processing of data and a communication system with load sharing
KR100208281B1 (ko) 교환시스템에 있어서 하위프로세서
KR970004892B1 (ko) 통신 버스를 이중화하는 장치
KR960010878B1 (ko) 이중화 시스템
KR0154088B1 (ko) 위성 송신 시스템의 이중화 제어 스위치 장치
KR100307402B1 (ko) 다대다 경로 시스템의 단순 이중화시 데이터 절체 장치
KR960002360B1 (ko) 전전자 교환기의 경보수집 장치
JP3487005B2 (ja) 切替装置
KR930003153B1 (ko) 교환시스템의 보조메모리 이중화회로
KR0113154Y1 (ko) 신호중계기의 망관리, 유지보수 이중화장치
JP3093614B2 (ja) 拡張記憶機構における二重化仮想ディスク装置の動的ペア変更システム
JPS63269234A (ja) 系統切替装置
JP2697481B2 (ja) 二重化切替制御方式
JPH07175744A (ja) チャネル制御方式
JPH03188724A (ja) 通信ライン制御方式
JPH0588926A (ja) 監視制御系の自動切替回路
JP3213016B2 (ja) 多重化要素制御方式
JP3063435B2 (ja) 無瞬断二重化切替方法
KR100208240B1 (ko) 부하 분산이 가능한 전전자 교환기의 이중화 장치
JPH10285251A (ja) データ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041227

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee