KR930003153B1 - 교환시스템의 보조메모리 이중화회로 - Google Patents
교환시스템의 보조메모리 이중화회로 Download PDFInfo
- Publication number
- KR930003153B1 KR930003153B1 KR1019900016791A KR900016791A KR930003153B1 KR 930003153 B1 KR930003153 B1 KR 930003153B1 KR 1019900016791 A KR1019900016791 A KR 1019900016791A KR 900016791 A KR900016791 A KR 900016791A KR 930003153 B1 KR930003153 B1 KR 930003153B1
- Authority
- KR
- South Korea
- Prior art keywords
- auxiliary
- main processing
- output
- input
- unit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 블럭구성도.
제 2 도는 본 발명에 따른 블럭구성도.
제 3 도는 제 2 도중 입출력 프로세싱부(190)의 상세블럭구성도.
* 도면의 주요부분에 대한 부호의 설명
20 : 선택부 30, 40 : 제1, 제2 FIRO
50, 60 : 제1, 제 2 보조메모리 제어부 70 : 마이크로 프로세서
110, 210 : 제1, 제 2 타임스위칭부 130, 140 : 제1, 제 2 메인프로세싱부
150, 160, 195 : 제1, 제2, 제3 전원 공급부
170, 180 : 제1, 제 2 보조메모리 190 : 입출력프로세싱부
본 발명은 교환시스템(System)의 보조메모리(Memory) 이중화회로에 관한 것으로, 특히 주제어부가 이중화된 교환시스템에 있어서 이중화된 주제어부와 별도로 보조메모리를 이중화하여 시스템의 신뢰성을 향상시키는 보조메모리 이중화회로에 관한 것이다.
현재 대형 교환시스템에 있어서 시스템 고장(failure) 또는 파워(power) 고장시를 대비하여 시스템의 데이타 및 프로그램과 통계정보를 보조메모리에 저장하고 있다. 이때 보조메모리는 통상적으로 소정 용량의 저장영역을 갖는 하드 디스크(hard disk)를 사용하며, 상기 하드 디스크를 구동하기 위한 하드 디스크 드라이버(Hard Disk Driver)가 사용된다.
그리고 교환시스템을 전반적으로 제어하는 주제어부는 제 1 주제어부와 제 2 주제어부로 이중화되어 있어 한쪽에서 고장이 발생한다해도 다른 쪽이 동작함으로써 시스템의 신뢰성 향상을 꾀하고 있다.
제 1 도는 상기한 바와 같은 종래의 교환시스템에서 이중화된 주제어부의 블럭구성도로서, 제 1 타임스위칭(time switching)부(1)와 제 1 메인 프로세싱(main processing)부(2)와 제 1 보조메모리(3)와 제 1 입출력 프로세싱부(4)와 제 1 전원공급부(5)로 구성된 제 1 주제어부(11)와, 제 2 타임스위칭부(6)와 제 2 메인 프로세싱부(7)와 제 2 보조메모리(8)와 제 2 입출력 프로세싱부(9)와 제 2 전원 공급부(10)로 구성된 제 2 주제어부(12)로 구성된다.
상기 제 1 도의 구성은 제 1 주제어부(11)와 제 2 주제어부(12)가 각각 동일하게 구성되어 이중화되어 있다. 그리고 제1, 제 2 보조모리(3, 8)는 전술한 바와 같이 통상적으로 하드 디스크의 하드디스크 드라이버로 구성된다.
상기 제 1 도를 참조하여 종래의 교환시스템의 주제어부의 이중화동작예를 설명하면 다음과 같다.
제 1 도와 같은 주제어부로 구성된 교환시스템은 입출력 프로세싱부와 보조메모리까지 제1, 제 2 입출력 프로세싱부(4, 9)와 제1, 제 2 보조메모리(3, 8)로 이중화되어 있다.
그러므로 제 1 주제어부(11)가 정상 동작중일 경우 제 1 메인 프로세싱부(2)는 제 1 타임 스위칭부(1)를 구동시킴과 동시에 제 1 입출력 프로세싱부(4)를 통하여 제 1 보조메모리(3)에 데이타 및 프로그램과 통계정보를 저장하여 데이타를 백업(back-up) 한다.
상기와 같은 상태에서 만일 제 1 주제어부(11)에서 고장이 발생하여 시스템 제어권이 제 2 주제어부(12)로 전환되면, 제 2 메인 프로세싱부(7)는 제 1 보조메모리(3)에 저장되어 있는 내용을 모두 제 2 보조메모리(8)에 옮긴 후 시스템을 제어하게 된다.
상기한 바와 같이 종래의 교환시스템의 주제어부는 보조메모리가 2개로 되어 있으나 동작중인 주제어부측의 보조메모리만이 데이타 백업에 사용됨으로써 동작중인 주제어부의 고장발생시 이중화된 다른 주제어부의 보조메모리로 고장이 발생한 주제어부의 데이타를 옮기는데 많은 시간이 소요되는 문제점이 있었다.
또한 시스템의 제어권이 제 1 주제어부에서 제 2 주제어부로 전환될 경우 제 2 주제어부측의 보조메모리가 정상 동작을 하지 않으면 데이타를 백업할 수 없게 되는 문제점이 있었다.
따라서 본 발명의 목적은 주제어부가 이중화된 교환시스템에 있어서, 이중화된 주제어부와 별도로 보조메모리를 이중화하여 데이타를 동시에 백업하므로써 동작중인 주제어부의 고장발생시 보조메모리의 데이타를 옮길 필요가 없으며 이중화된 보조메모리중 하나가 고장난다해도 시스템 동작의 중단없이 교체할 수 있는 보조메모리 이중화회로를 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따른 주제어부의 블럭구성도로서, 소정 제어에 의해 타임 스위칭을 수행하는 제1, 제2타임 스위칭부(110,120)와, 소정 제어에 의해 구동되며 소정정보를 저장 및 출력하는 제1, 제 2 보조메모리(170,180)와, 상호간에 이중화되어 있어 서로를 감시하고 상기 제1, 제 2 타임 스위칭부(110,120)를 각각 제어하며 시스템 제어에 따른 정보를 입력 및 출력하며 제어동작중일 시 제1, 제 2 선택신호를 각각 출력하는 제1, 제 2 메인 프로세싱부(130,140)와, 상기 제1, 제 2 메인 프로세싱부(130,140)에 각각 전원을 공급하는 제1, 제 2 전원공급부(150,160)와, 상기 제1, 제 2 메인 프로세싱부(130,140)에 일측이 접속되고 상기 제1, 제 2 보조메모리(170,180)에 타측이 접속되며 상기 제1, 제 2 보조메모리(170,180)의 구동을 제어하고, 상기 제1, 제 2 선택신호에 의해 상기 제1, 제 2 메인 프로세싱부(130,140)중 하나를 선택하여 선택된 메인 프로세싱의 정보를 상기 제1, 제 2 보조메모리(170,180)에 동시에 저장 및 읽어 선택된 메인 프로세싱부에 제공하는 입출력 프로세싱부(190)와, 상기 입출력 프로세싱부(190)에 전원을 공급하는 제 3 전원공급부(195)로 구성된다.
상기 제 2 도의 구성중 제1, 제 2 보조메모리(170,180)는 전술한 제 1 도에서와 같이 소정 용량의 저장영역을 하드 디스크와 하드 디스크 드라이버로 구성된다.
이하 본 발명에 따른 제 2 도의 동작예를 상세히 설명한다.
제 2 도의 입출력 프로세싱부(190)는 제 1 타임 스위칭부(110) 및 제 1 메인 프로세싱부(130)로 이루어지는 제 1 주제어부(200)와 제 2 타임 스위칭부(120) 및 제 2 메인 프로세싱부(130)로 이루어지는 제 2 주제어부(300)를 동시에 지원한다. 그리고 제 3 전원공급부(195)로 부터 독자적인 전원을 공급받아 동작하며 제1, 제 2 보조메모리(170,180)를 제어한다.
먼저 시스템이 정상 동작중에는 제 1 주제어부(200) 또는 제 2 주제어부(300)중 동작중인 주제어부의 메인 프로세싱부에서 제 1 선택신호 또는 제 2 선택신호를 입출력 프로세싱부(190)로 출력한다. 이에 따라 상기 입출력 프로세싱부(190)는 상기 제 1 선택신호 또는 제 2 선택신호에 의해 동작중인 메인 프로세싱부의 정보 즉, 데이타와 프로그램과 통계정보를 백업하며, 이를 제1, 제 2 보조메모리(170,180)에 동시에 저장한다.
이때 만일 제 1 주제어부(200)가 정상적으로 동작하던 중에 고장이 발생하였다면, 시스템의 제어권은 제 2 주제어부(300)로 전환되며 제 2 주제어부(300)의 제 2 메인 프로세싱부(130)는 제 2 선택신호를 상기 입출력 프로세싱부(190)로 출력하여 자신을 선택하도록 한다.
상기와 같이 제어권이 전환이 되면 종래와 달리 별다른 작업이 필요없이 상기 입출력 프로세싱부(190)는 제 2 주제어부(300)를 선택하여 제1, 제 2 보조메모리(170,180)에 동시에 저장되어 있던 프로그램과 데이타를 넘겨주고 통계정보는 그대로 유지하도록 한다.
또한 상기 제1, 제 2 보조메모리(170,180)중 하나가 고장난다 해도 동시에 같은 데이타와 프로그램과 통계정보를 저장하고 있으므로 시스템 동작의 중단없이 고장난 보조메모리를 교체할 수 있다.
제 3 도는 제 2 도중 입출력 프로세싱부(190)의 상세블럭구성도로써, 상기 제1, 제 2 메인 프로세싱부(130,140)에 접속되어 제1, 제 2 메인 프로세싱부(130,140)에서 출력되는 제1, 제 2 선택신호에 의해 제1, 제 2 메인 프로세싱부(130,140)를 하나를 선택하는 선택부(20)와, 상기 선택부(20)를 통해 입출력되는 정보에 대한 데이타를 각각 버퍼링(buffering)하기 위해 일시 저장하며 선입선출 동작을 하는 제1, 제2 FIFO(First-In First-Out) (30,40)와, 제1, 제 2 메모리 구동신호에 의해 상기 제1, 제 2 보조메모리(170,180)를 구동하여 입력되는 정보를 상기 제1, 제 2 보조메모리(170,180)에 저장하며 저장된 정보를 출력하는 제1, 제 2 보조메모리 제어부(50,60)와, 상기 제1, 제 2 보조메모리 제어부(50,60)로 제1, 제2 메모리 구동신호를 출력하여 상기 제1, 제 2 보조메모리(170,180)의 구동을 제어하고, 상기 제1 FIFO(30)를 통해 입력되는 데이타를 상기 제1, 제 2 보조메모리 제어부(50,60)로 출력하며, 상기 제1, 제 2 보조메모리 제어부(50,60)를 통해 입력되는 데이타를 상기 제2 FIFO(40)로 출력하는 마이크로 프로세서(micro processor) (70)로 구성된다.
이하 본 발명에 따른 제 3 도의 입출력 프로세싱부(70)의 동작예를 상세히 설명한다.
우선 제 3 도의 선택부(20)는 제 2 도의 제1, 제 2 메인 프로세싱부(130,140)의 제 1 선택신호 또는 제 2 선택신호에 의해 상기 제1, 제 2 메인 프로세싱부(130,140)중 동작중인 메인 프로세싱부의 데이타를 입력하여 제 1 FIFO(30)로 출력하거나, 제2 FIFO(40)로 부터 입력되는 데이타를 상기 동작중인 메인 프로세싱부로 출력한다.
그리고 마이크로 프로세서(70)는 상기 선택부(20)에 의해 선택된 메인 프로세싱부의 데이타를 분석하고 제1, 제 2 보조메모리 제어부(50,60)로 제1, 제 2 메모리 구동신호를 각각 출력하여 제 2 도의 제1, 제 2 보조메모리(170,180)에 저장한다.
상술한 바와 같이 본 발명은 주제어부가 이중화된 교환시스템에 있어서, 이중화된 주제어부와 별도로 보조메모리를 이중화하고 데이타를 동시에 백업하는 보조메모리를 이중화하고 데이타를 동시에 백업하는 회로로서 동작중인 주제어부의 고장발생시 보조메모리의 데이타를 옮길 필요가 없이 그대로 사용할 수 있으며 이중화된 보조메모리중 하나가 고장난다 해도 시스템 동작의 중단없이 교체할 수 있음으로써 시스템의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (2)
- 주제어부가 이중화된 교환시스템의 보조메모리 이중화회로에 있어서, 소정 제어에 의해 타임 스위칭을 수행하는 제1, 제 2 타임 스위칭부(110,120)와, 소정 제어에 의해 구동되며 소정정보를 저장 및 출력하는 제1, 제 2 보조메모리(170,180)와, 상호간에 이중화되어 있어 서로를 감시하고 상기 제1, 제 2 타임 스위칭부(110,120)를 각각 제어하며 시스템 제어에 따른 정보를 입력 및 출력하며 제어동작중일 시 제1, 제 2 선택신호를 각각 출력하는 제1, 제 2 메인 프로세싱부(130,140)와, 상기 제1, 제 2 메인 프로세싱부(130,140)에 각각 전원을 공급하는 제1, 제 2 전원공급부(150,160)와, 상기 제1, 제 2 메인 프로세싱부(130,140)에 일측이 접속되고 상기 제1, 제 2 보조메모리(170,180)에 타측이 접속되며 상기 제1, 제 2 보조메모리(170,180)의 구동을 제어하고, 상기 제1, 제 2 선택신호에 의해 상기 제1, 제 2 메인 프로세싱부(130,140)중 하나를 선택하여 선택된 메인 프로세싱부의 정보를 상기 제1, 제 2 보조메모리(170,180)에 동시에 저장 및 읽어 선택된 메인 프로세싱부에 제공하는 입출력 프로세싱부(190)와, 상기 입출력 프로세싱부(190)에 전원을 공급하는 제 3 전원공급부(195)로 구성함을 특징으로 하는 교환시스템의 보조메모리 이중화회로.
- 제 1 항에 있어서, 입출력 프로세싱부(190)가 상기 제1, 제 2 메인 프로세싱부(130,140)에 접속되어 제1, 제 2 메인 프로세싱부(130,140)에서 출력되는 제1, 제 2 선택신호에 의해 제1, 제 2 메인 프로세싱부(130,140)중 하나를 선택하는 선택부(20)와, 상기 선택부(20)를 통해 입출력되는 정보에 대한 데이타를 각각 버퍼링하기 위해 일시 저장하며 선입선출 동작을 하는 제1, 제 2 FIFO(30,40)와, 제1, 제 2 메모리 구동신호에 의해 상기 제1, 제 2 보조메모리(170,180)를 구동하여 입력되는 정보를 상기 제1, 제 2 보조메모리(170,180)에 저장하며 저장된 정보를 출력하는 제1, 제 2 보조메모리 제어부(50,60)와, 상기 제1, 제 2 보조메모리 제어부(50,60)로 제1, 제 2 메모리 구동신호를 출력하여 상기 제1, 제 2 보조메모리(170,180)의 구동을 제어하고, 상기 제1 FIFO(30)를 통해 입력되는 데이타를 상기 제1, 제2보조메모리 제어부(50,60)를 통해 입력되는 데이타를 상기 제2 FIFO(40)로 출력하는 마이크로 프로세서(70)로 구성함을 특징으로 하는 교환시스템의 보조메모리 이중화회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016791A KR930003153B1 (ko) | 1990-10-20 | 1990-10-20 | 교환시스템의 보조메모리 이중화회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016791A KR930003153B1 (ko) | 1990-10-20 | 1990-10-20 | 교환시스템의 보조메모리 이중화회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920009139A KR920009139A (ko) | 1992-05-28 |
| KR930003153B1 true KR930003153B1 (ko) | 1993-04-22 |
Family
ID=19304935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016791A KR930003153B1 (ko) | 1990-10-20 | 1990-10-20 | 교환시스템의 보조메모리 이중화회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930003153B1 (ko) |
-
1990
- 1990-10-20 KR KR1019900016791A patent/KR930003153B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920009139A (ko) | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3732869B2 (ja) | 外部記憶装置 | |
| US5966301A (en) | Redundant processor controller providing upgrade recovery | |
| US6327670B1 (en) | Duplex processor with an update bus and method for operating the update bus | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| KR930003153B1 (ko) | 교환시스템의 보조메모리 이중화회로 | |
| JPS6321929B2 (ko) | ||
| JP4219610B2 (ja) | ディスクサブシステム装置 | |
| JP2005122763A (ja) | 記憶装置 | |
| JP2760164B2 (ja) | スイッチング電源回路 | |
| JP2630263B2 (ja) | 電子交換機 | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPH05314075A (ja) | オンラインコンピュータ装置 | |
| JPH05324134A (ja) | 二重化計算機システム | |
| KR20010028123A (ko) | 광전송 시스템의 이중화 감시 제어 장치 및 그 방법 | |
| US6694395B1 (en) | Information processing unit with a plurality of input/output processors | |
| KR100260895B1 (ko) | 비동기전송모드근거리통신망시스템의고속이중화방법 | |
| JPH083807B2 (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JP2856633B2 (ja) | 冗長装置 | |
| KR960010878B1 (ko) | 이중화 시스템 | |
| KR19980084706A (ko) | 비동기 전송 모드(atm) 교환기의 제어보드의 이중화 제어방법 | |
| JP2002007220A (ja) | 多重化メモリシステム | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| JP3063435B2 (ja) | 無瞬断二重化切替方法 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPH0222718A (ja) | 電源システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080306 Year of fee payment: 16 |
|
| LAPS | Lapse due to unpaid annual fee |