KR920001928A - 고화질 영상신호의 노이즈 감소회로 - Google Patents
고화질 영상신호의 노이즈 감소회로 Download PDFInfo
- Publication number
- KR920001928A KR920001928A KR1019900009875A KR900009875A KR920001928A KR 920001928 A KR920001928 A KR 920001928A KR 1019900009875 A KR1019900009875 A KR 1019900009875A KR 900009875 A KR900009875 A KR 900009875A KR 920001928 A KR920001928 A KR 920001928A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- terminal
- input
- circuit
- output terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 블럭구성도.
제 2 도는 제 1 도중 블럭별 최대값 검출회로(200)의 상세 회로도.
제 3 도는 제 1 도중 블럭 적응 계수 발생회로(300)의 상세 회로도.
Claims (5)
- 고화질 영상신호의 노이즈 감소회로에 있어서, 입력단자(101)를 통하여 고주파수 성분의 영상 신호를 입력하며 절대값을 취해 출력하는 절대값 회로(100)와, 상기 절대값 회로(100)의 출력단에 접속되어 상기 절대값이 취해진 영상신호를 소정수의 수직·수평의 2차원 블럭으로 추출하며 추출된 블럭의 각 화소의 크기를 비교하여 블럭별 최대값 검출회로(200)와, 상기 블럭별 최대값 검출회로(200)의 출력단에 접속되어 상기 블럭별 최대값을 입력하여 상기 블럭별 최대값이 "0"이면 채널 피크값을 그대로 블럭 적응 계수로 출력하고 "0"이 아니면 채널 피크값을 상기 블럭별 최대값으로 나누어 블럭 적응계수로 출력하며 동시에 소정채널을 통하여 전송토록 하는블럭 적응 계수 발생회로(300)와, 상기 블럭 적응 계수 발생회로(300)의 출력단에 접속되어 상기 블럭 적응 계수를 입력하여 수평 방향으로는 보간에 의해 수직 방향으로는 라인간의 평균값을 취하여 상기 블럭 적응 계수가 해당 블럭의 화소에 곱해질 수 있도록 화소 적응 계수를 발생출력하는 화소 적응 계수 발생 회로(400)와, 상기 화소 적응 계수와 타이밍이 일치하도록 상기 입력단자(101)를 통하여 입력되는 고주파수 성분 영상신호의 화소를 소정시간 지연 출력하는 지연 보상회로(500)와, 상기 화소 적응 계수 발생 회로(400)의 출력단과 지연 보상회로(500)의 출력단에 접속되어 상기 지연된 화소에 상기 화소 적응 계수를 곱하여 영상신호의 레벨을 증폭 출력하여 소정채널을 통하여 전송토록 하는 곱셈기(600)와, 상기 채널을 통하여 전송된 블럭적응 계수를 입력하여 수평 방향으로는 보간에 의해 수직 방향으로는 라인간의 평균값을 취하여 화소 적응 계수를 발생 출력하는 화소 적응 계수 발생회로(800)와, 상기 채널을 통하여 전송된 화소 적응 계수가 곱해진 고주파수 성분 영상신호의 화소를 상기 화소 적응 계수와 타이밍이 일치하도록 소정시간 지연 출력하는 지연 보상 회로(700)와, 상기 화소 적응 계수 발생회로(800)의 출력단과 지연보상회로(700)의 출력단에 접속되어 상기 지연된 화소에서 상기 화소 적응 계수를 나누어 원래의 고주파수 성분 영상신호를 복원시켜 출력하는 나눗셈기(900)로 구성함을 특징으로 하는 고화질 영상신호의 노이즈 감소 회로.
- 제 1 항에 있어서, 블럭별 최대값 검출회로(200)가 상기 절대값 회로(100)의 출력단에 접속되어 절대값이 취해진 영상신호를 1H(수평주사라인), 2H, 3H씩 수직으로 지연시키고 상기 지연된 1H, 2H, 3H 지연 영상신호를 샘플링 클럭의 1클럭, 2클럭, 3클럭씩 수평으로 지연시켜 4×4 화소의 하나의 블럭으로 추출하여 제1-제16화소데이타를 출력하는 블럭 추출회로(210)와, 상기 블럭 추출회로(210)의 출력단에 입력단자(D0-D15)가 접속되어 래치 인에이블 단자(LE)에 입력되는 래치 인에이블 신호에 의해 상기 제1-제16화소데이타를 래치하며 출력 인에이블 단자(OE)에 입력되는 출력 인에이블 신호에 의해 래치된 상기 제1-제16화소 데이타를 출력하는 래치(220)와, 상기 래치(220)의 래치 인에이블 단자(LE)와 출력 인에이블 단자(OE)에 출력단이 접속되어 클럭 신호 입력단자(102)를 통하여 입력되는 클럭 신호를 카운트하여 4화소당 1펄스의 래치 인에이블 신호를 출력하며 4수평주사 라인중 1수평주사 라인 동안 출력 인에이블 신호를 출력하는 래치 동작 제어회로(230)와, 상기 래치(220)의 출력단자(Q0-Q15)에 입력단이 접속되어 상기 상기 제1-제16화소데이타의 크기를 두 화소데이타씩 비교 하고 큰 값의 화소 데이타를 선택하여 최대값을 검출 출력하는 최대값 검출회로(240)로 구성함을 특징으로 하는 고화질 영상신호의 노이즈 감소 회로.
- 제 2 항에 있어서, 블럭 추출회로(210)는 상기 절대값회로(100)의 출력단에 접속되어 상기 절대값이 취해진 영상신호를 수직으로 1H 지연시켜 출력하는 1H 지연기(10)와, 상기 1H 지연기(10)의 출력단에 접속되어 상기 1H 지연된 영상신호를 수직으로 1H 지연시켜 출력하는 지연기(20)와, 상기 1H 지연기(20)의 출력단에 접속되어 상기 2H된 지연 영상신호를 수직으로 1H 지연시켜 출력하는 1H 지연기(30)와, 상기 절대값 회로(100)의 출력단과 1H 지연기(10, 20, 30)의 출력단에 각각 접속되어 상기 영상신호, 1H 지연된 영상신호, 2H 지연된 영상신호, 3H 지연된 영상신호를 각각 샘플링 클럭의 1클럭씩 수평으로 지연시켜 출력하는 1클럭 지연기(11,21,31,41)와, 상기 1클럭 지연기(11,21,31,41)의 출력단에 각각 접속되어 상기 1클럭 지연기(11,21,31,41)의 출력을 각각 샘플링 클럭의 1클럭씩 수평으로 지연시켜 출력하는 1클럭지연기(12,22,32,42)와, 상기 1클럭 지연기(12,22,32,42)의 출력단에 각각 접속되어 상기 1클럭 지연기(12,22,32,42)의 출력을 샘플링 클럭의 1클럭씩 수평으로 지연시켜 출력하는 1클럭 지연기(13,23,33,43)로 구성함을 특징으로 하는 고화질 영상신호의 노이즈 감소 회로.
- 제 2 항에 있어서, 래치 동작 제어 회로(230)가 클럭신호 입력단자(102)를 통하여 입력되는 클럭신호를 카운트하여 출력단자(Q0, Q1)로 출력하는 카운터(CONT1)와, 상기 클럭신호 입력단자(102)를 통하여 입력되는 클럭신호를 카운트하여 1수평주사 라인의 클럭신호 카운트 완료시 마다 펄스를 출력단자(Q)로 출력하는 라인 카운터(CONT2)와, 상기 라인 카운터(CONT2)의 출력단자(Q)에 접속되어 상기 펄스를 카운트하여 출력단자(Q0, Q1)로 출력하는 카운터(CONT3)와, 상기 카운터(CONT1, CONT3)의 출력단자(Q0, Q1)에 입력단이 각각 접속되어 상기 카운터(CONT1, CONT3)의 출력을 논리곱하여 각각 래치 인에이블 신호와 출력 인에이블 신호를 출력인에이블 신호를 출력하는 앤드 게이트(G1, G2)로 구성함을 특징으로 하는 고화질 영상 신호의 노이즈 감소회로. 최대값 검출 회로(240)가 상기 래치(220)의 출력단자중 각 2개의 출력단자에 각 입력단자(A, B)에의 입력중 하나를 선택하여 각 출력단자(Z)로 출력하는 멀티플렉서(M1-M8)와, 상기 래치(220)의 출력 단자(Q0-Q15)중 각 2개의 출력단자에 각 입력단자(A, B)가 상기 멀티홀플렉서(M1-M8)와 각각 공통 접속되어 입력단자(A, B)에의 두 입력의 크기를 비교하여 각각 소정 논리의 선택 데이타를 상기 멀티플렉서(M1-M8)의 각 선택단자(S)로 출력하는 비교기(B1-B8)와, 상기 멀티플렉서(M1-M8)중 각 2개의 출력단자(Z)에 입력단자(A, B)가 접속되어 선택단자(S)에 입력되는 선택 데이타에 의해 입력 단자(A, B)에의 입력중 하나를 선택하여 각 출력단자(Z)로 출력하는 멀티플렉서(M9-M12)와, 상기 멀티플렉서(M1-M8)중 각 2개의 출력단자(Z)에 각 입력단자(A, B)가 접속되어 입력단자(A, B)에의 수입력의 크기를 비교하여 각각 소정 논리의 선택 데이타를 상기 멀티플렉서(M9-M12)의 각 선택단자(S)로 출력하는 비교기(B9-B12)와, 상기 멀티플렉서(M9-M12)중 각 2개의 출력단자(Z)에 입력단자(A, B)가 접속되어 선택단자(S)에 입력되는 선택 데이타에 의해 입력단자(A, B)에의 입력중 하나를 선택하여 각 출력단자(Z)로 출력하는 멀티플렉서(M13-M14)와, 상기 멀티플렉서(M13-M14)중 각 2개의 출력단자(Z)에 각 입력단자(A, B)가 접속되어 입력단자(A, B)에의 수입력의 크기를 비교하여 각각 소정 논리의 선택 데이타를 상기 멀티플렉서(M13-M14)의 각 선택단자(S)로 출력하는 비교기(B13, B14)와, 상기 멀티플렉서(M13-M14)의 각 출력단자(Z)에 입력단자(A, B)가 각각 접속되어 선택단자(S)에 입력되는 선택 데이타에 의해 입력단자(A, B)에의 입력중 하나를 선택하여 최대값을 출력단자(Z)로 출력하는 멀티플렉서(M15)와, 상기 멀티플렉서(M13-M14)의 각 출력단자(Z)에 입력단자(A, B)가 각각 접속되어 입력단자(A, B)에의 두입력의 크기를 비교하여 소정 논리의 선택 데이타를 출력하는 비교기(B15)로 구성함을 특징으로 하는 고화질 영상신호의 노이즈 감소 회로.
- 제 1 항에 있어서, 블럭 적응 계수 발생회로(300)가 입력단자(A)가 상기 최대값 검출회로(200)의 출력단에 접속되고 입력단자(B)가 접지되어 상기 최대값과 "0"을 비교하여 선택 데이타를 출력하는 비교기(310)와, 채널 피크값 입력단자(103)를 통하여 입력되는 채널 피크값을 상기 최대값으로 나누어 출력하는 나눗셈기(320)와, 상기 최대값을 입력단자(A)에 입력하고 상기 나눗셈기(320)의 출력을 입력단자(B)에 입력하여 선택단자(S)에 입력되는 상기 선택 데이타에 의해 선택하여 블럭 적응계수로 출력하는 멀티플렉서(330)로 구성하며, 화소 적응 계수 발생회로(400, 800)가 일접점이 상기 블럭 적응 계수 발생회로(300)의 출력단에 접속되며 3개의 접점이 접지되어 클럭 신호 입력단자(102)를 통하여 입력되는 클럭신호에 의해 스위칭되어 상기 블럭적응 계수를 4클럭 신호마다 하나씩 타점접으로 출력하며 3클럭신호동안 "0"를 출력하는 스위치(410)와, 상기 스위치(410)의 타접점에 접속되어 상기 스위치(410)의 출력을 저역 여파하여 화소 적응 계수를 출력하는 LPF(420)와, 상기 클럭 신호 입력단자(102)를 통하여 입력되는 클럭 신호를 카운트하여 1수평주사 라인의 클럭신호 카운트 완료시마다 펄스를 출력단자(Q)로 출력하는 라인 카운터(CONT4)와, 상기 라인 카운터(CONT4)의 출력단자(Q)에 접속되어 상기 펄스를 카운트하여 출력단자(Q0, Q1)로 출력하는 카운터(CONT5)와, 상기 카운터(CONT5)의 출력단자(Q0, Q1)에 입력단이 접속되어 상기 카운터(CONT5)의 출력을 부논리곱하여 선택 데이타를 출력하는 낸드게이트(G3)와, 상기 LPF(420)의 출력단에 입력단자(B)가 접속되며 상기 낸드게이트(G3)의 출력안에 선택단자(S)가 접속되어 상기 선택 데이타에 의해 4수평주사 라인마다 1수평주사 라인 동안은 입력단자(B)에의 입력을 선택하여 출력단자(Z)로 화소 적응 계수를 출력하고 나머지 3수평주사 라인 동안은 입력단자(A)에의 입력을 선택하여 출력단자(Z)로 화소 적응 계수를 출력하는 멀티플렉서(M17)와, 상기 멀티플렉서(M17)의 출력단자(Z)에 접속되어 상기 멀티플렉서(M17)의 출력을 1수평 주사라인 동안 쉬프트 지연시켜 출력하는 1라인 쉬프트 레지스터(430)와, 상기 멀티플렉서(M17)의 출력단자(Z)와 상기 1라인 쉬프트 레지스터(430)의 출력단 사이에 접속되어 두 출력을 곱셈하는 곱셈기(440)와, 상기 곱셈기(440)의 출력단과 상기 멀티플렉서(M17)의 입력단자(A) 사이에 접속되어 상기 곱셈기(440)의 출력을 1/2 증폭하여 상기 멀티플렉서(M17)의 입력단자(A)에 입력시키는 1/2 증폭기(450)로 구성함을 특징으로 하는 고화질 영상신호의 노이즈 감소 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900009875A KR930003203B1 (ko) | 1990-06-30 | 1990-06-30 | 고화질 영상신호의 노이즈 감소회로 |
US07/721,947 US5210609A (en) | 1990-06-30 | 1991-06-27 | Noise reduction circuit for high definition video signal |
JP15711491A JP2544032B2 (ja) | 1990-06-30 | 1991-06-27 | 高画質映像信号の伝送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900009875A KR930003203B1 (ko) | 1990-06-30 | 1990-06-30 | 고화질 영상신호의 노이즈 감소회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920001928A true KR920001928A (ko) | 1992-01-30 |
KR930003203B1 KR930003203B1 (ko) | 1993-04-23 |
Family
ID=19300734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900009875A KR930003203B1 (ko) | 1990-06-30 | 1990-06-30 | 고화질 영상신호의 노이즈 감소회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5210609A (ko) |
JP (1) | JP2544032B2 (ko) |
KR (1) | KR930003203B1 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940011600B1 (ko) * | 1991-12-16 | 1994-12-22 | 삼성전자 주식회사 | 적응 변조기의 적응상수 발생방법 및 회로 |
EP2036353A1 (en) | 2006-06-29 | 2009-03-18 | Thomson Licensing | Adaptive pixel-based filtering |
KR101478669B1 (ko) * | 2006-09-29 | 2015-01-02 | 톰슨 라이센싱 | 적응성 픽셀-기반의 필터링을 위한 자동 파라미터 추정 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4191968A (en) * | 1978-02-22 | 1980-03-04 | Digital Communications, Inc. | Video signal communications system with improved signal-to-noise ratio |
US4318126A (en) * | 1980-04-02 | 1982-03-02 | Sassler Marvin L | Multiplexed video transmission apparatus for satellite communications |
US5016100A (en) * | 1988-04-04 | 1991-05-14 | Zenith Electronics Corporation | Transmission of a video signal using adaptive delta modulation |
US5016104A (en) * | 1989-06-22 | 1991-05-14 | Massachusetts Institute Of Technology | Receiver-compatible noise reduction systems |
-
1990
- 1990-06-30 KR KR1019900009875A patent/KR930003203B1/ko not_active IP Right Cessation
-
1991
- 1991-06-27 JP JP15711491A patent/JP2544032B2/ja not_active Expired - Fee Related
- 1991-06-27 US US07/721,947 patent/US5210609A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05344388A (ja) | 1993-12-24 |
KR930003203B1 (ko) | 1993-04-23 |
US5210609A (en) | 1993-05-11 |
JP2544032B2 (ja) | 1996-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4682230A (en) | Adaptive median filter system | |
US5025496A (en) | Odd/even field detector for video signals | |
US4887279A (en) | Timing measurement for jitter display | |
EP1072153A1 (en) | False contour correcting apparatus and method | |
KR920001928A (ko) | 고화질 영상신호의 노이즈 감소회로 | |
GB1498630A (en) | Pattern counting system using line scanning | |
KR940017861A (ko) | 엔티에스씨/에치디티브이 듀얼 리시버의 라이트리플러 | |
JPS6072491A (ja) | ゴースト除去装置 | |
JPS57119564A (en) | Half-tone picture processing method | |
JP2548920B2 (ja) | テレビジョン信号の波形歪検出方式及び受信装置 | |
KR930005184B1 (ko) | 동기신호 검출회로 | |
KR930006696Y1 (ko) | 형상검출회로의 아날로그신호 비교회로 | |
KR0133008B1 (ko) | 영상코덱용 필드/프레임 디.씨.티(dct) 판별장치 | |
KR950005765Y1 (ko) | 디지탈 텔레비젼의 수직동기 발생장치 | |
JPS6143886A (ja) | デ−タ識別回路 | |
KR100207612B1 (ko) | 샘플 더블러 | |
KR940006563Y1 (ko) | 텔레 텍스트 바이트 동기 신호 검출 회로 | |
KR910001516B1 (ko) | Pip 텔레비젼의 수직어드레스 발생회로 | |
KR0129378Y1 (ko) | 비디오 폰의 수직/수평 화상검출 시스템 | |
KR100425687B1 (ko) | 평판표시장치의 합성동기신호 분리회로 | |
JPH0262173A (ja) | データ処理装置 | |
KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
KR900002742B1 (ko) | 전자교환기의 r-2 mfc수신 장치 및 방법 | |
KR950010060B1 (ko) | 뮤즈방식 판별회로 | |
JPS6151831B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030328 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |