KR920001845A - 전하전송소자의 입력바이어스회로 - Google Patents

전하전송소자의 입력바이어스회로 Download PDF

Info

Publication number
KR920001845A
KR920001845A KR1019910009500A KR910009500A KR920001845A KR 920001845 A KR920001845 A KR 920001845A KR 1019910009500 A KR1019910009500 A KR 1019910009500A KR 910009500 A KR910009500 A KR 910009500A KR 920001845 A KR920001845 A KR 920001845A
Authority
KR
South Korea
Prior art keywords
level
input
generating means
injection pulse
charge transfer
Prior art date
Application number
KR1019910009500A
Other languages
English (en)
Other versions
KR940006617B1 (ko
Inventor
신이치 이마이
아츠히코 후카와
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR920001845A publication Critical patent/KR920001845A/ko
Application granted granted Critical
Publication of KR940006617B1 publication Critical patent/KR940006617B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G11C19/285—Peripheral circuits, e.g. for writing into the first stage; for reading-out of the last stage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Networks Using Active Elements (AREA)

Abstract

내용 없음.

Description

전하전송소자의 입력바이어스회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 구성의 회로도,
제2도는 제1도에 도시된 회로의 구체적인 구성례를 나타낸 회로도,

Claims (3)

  1. 신호전하가 클록펄스의 타이밍으로 전달되는 게이트 입력방식의 CCD레지스터(13)와, 상기 CCD레지스터(13)의 입력확산영역(41)에 인가되는 주입펄스를 발생시키는 주입펄스 발생수단(17), 상기 주입펄스 발생수단(17)에서 발생된 펄스의 로우레벨("L"레벨)을 발생시키는 로우레벨신호 발생수단(3), 상기 CCD레지스터(13)로 입력되는 입력신호의 포텐셜 레벨과 상기 로우레벨신호 발생수단(3)에 의해 발생되는 "L"레벨을 비교하여, 상기 CCD레지스터(13)의 입력신호의 포텐셜 레벨이 항상 주입펄스의 "L"레벨 이상으로 되도록 제어하는 포텐셜 레벨 제어수단(1,2,4)을 구비하여 구성된 것을 특징으로 하는 전하전송소자의 입력바이어스회로.
  2. 제1항에 있어서, 상기 로우레벨신호 발생수단(3)은 상기 주입펄스 발생수단(17)과 동일하게 구성되고, 클록펄스의 입력부에 일정전압을 인가함으로써 상기 주입펄스의 "L"레벨을 출력하는 것을 특징으로 하는 전하전송소자의 입력바이어스회로
  3. 제1항에 있어서, 상기 포텐셜 레벨 제어수단(1,2,4)은 상기 CCD레지스터(13)로 입력되는 입력신호의 전압에 따라 CCD내에서 일어나는 포텐셜 프로파일과 동등하게 변환되는 변환회로(1)를 매개하여 부여되는 포텐셜 레벨과 상기 로우레벨신호 발생수단(3)에서의 "L"레벨을 비교하는 것을 특징으로 하는 전하전송소자의 입력바이어스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910009500A 1990-06-12 1991-06-10 전하전송소자의 입력바이어스회로 KR940006617B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-153597 1990-06-12
JP2153597A JPH0821712B2 (ja) 1990-06-12 1990-06-12 電荷転送素子の入力バイアス回路

Publications (2)

Publication Number Publication Date
KR920001845A true KR920001845A (ko) 1992-01-30
KR940006617B1 KR940006617B1 (ko) 1994-07-23

Family

ID=15565969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009500A KR940006617B1 (ko) 1990-06-12 1991-06-10 전하전송소자의 입력바이어스회로

Country Status (3)

Country Link
US (1) US5140623A (ko)
JP (1) JPH0821712B2 (ko)
KR (1) KR940006617B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2973650B2 (ja) * 1991-10-08 1999-11-08 ソニー株式会社 電荷転送装置の出力回路
JP3208829B2 (ja) * 1992-04-06 2001-09-17 ソニー株式会社 電荷結合装置
JP2732764B2 (ja) * 1992-10-21 1998-03-30 株式会社東芝 Ｃｃｄくし形フィルタ
US5929471A (en) * 1997-05-30 1999-07-27 Dalsa, Inc. Structure and method for CCD sensor stage selection
JP3947308B2 (ja) * 1998-06-17 2007-07-18 沖電気工業株式会社 半導体集積回路
US7109784B2 (en) * 2004-06-17 2006-09-19 Kenet, Inc. Gate bias circuit for MOS Charge Coupled Devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999171A (en) * 1975-11-17 1976-12-21 Texas Instruments Incorporated Analog signal storage using recirculating CCD shift register with loss compensation
US4156818A (en) * 1975-12-23 1979-05-29 International Business Machines Corporation Operating circuitry for semiconductor charge coupled devices
US4139784A (en) * 1977-08-02 1979-02-13 Rca Corporation CCD Input circuits
US4503550A (en) * 1982-07-01 1985-03-05 Rca Corporation Dynamic CCD input source pulse generating circuit
US4574384A (en) * 1982-08-25 1986-03-04 Hitachi, Ltd. Signal transfer system using a charge transfer device
JPS59132669A (ja) * 1983-01-20 1984-07-30 Sony Corp 電荷転送装置
US5210777A (en) * 1989-04-17 1993-05-11 Sony Corporation Charge coupled device having switched inverting and non-inverting input signal paths, input biassing circuit and temperature compensation

Also Published As

Publication number Publication date
JPH0821712B2 (ja) 1996-03-04
KR940006617B1 (ko) 1994-07-23
US5140623A (en) 1992-08-18
JPH0444330A (ja) 1992-02-14

Similar Documents

Publication Publication Date Title
KR910006732A (ko) 전류검출회로
KR940010463A (ko) 저(low)전압 전력 공급원상에서 동작하는 전하 펌프
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR880005746A (ko) 반도체집적회로
KR920015378A (ko) 기판 바이어스 회로
KR870009386A (ko) 반도체 감지증폭기
KR950025977A (ko) 전위검지회로
KR900002552A (ko) 출력회로
KR880000880A (ko) 비 교 기
KR900019364A (ko) 적분기 회로
KR920001845A (ko) 전하전송소자의 입력바이어스회로
KR920015364A (ko) 출력 버퍼회로
KR920009078A (ko) 이중전압원 인터페이스회로
KR890013769A (ko) 중간전위생성회로
KR940010532A (ko) 인터페이스회로
KR890003200A (ko) 수평 편향 출력 회로
KR900001127A (ko) 클램프회로
KR890004495A (ko) 리셋트신호 발생회로
KR850006088A (ko) 마이크로컴퓨터 시스템용 게이트회로
KR960042746A (ko) 반도체 메모리장치의 다이나믹 레벨 컨버터
KR870000804A (ko) Cmos파워-온 검출회로
KR880000961A (ko) 영상 기억장치
SU824403A1 (ru) Фазоинверсный усилитель
KR920001841A (ko) 파워 온 리셋트 회로
KR910021123A (ko) 피크·클립회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee