KR850006088A - 마이크로컴퓨터 시스템용 게이트회로 - Google Patents

마이크로컴퓨터 시스템용 게이트회로 Download PDF

Info

Publication number
KR850006088A
KR850006088A KR1019850000791A KR850000791A KR850006088A KR 850006088 A KR850006088 A KR 850006088A KR 1019850000791 A KR1019850000791 A KR 1019850000791A KR 850000791 A KR850000791 A KR 850000791A KR 850006088 A KR850006088 A KR 850006088A
Authority
KR
South Korea
Prior art keywords
gate circuit
transistor
circuit
stage
diode
Prior art date
Application number
KR1019850000791A
Other languages
English (en)
Other versions
KR890004998B1 (ko
Inventor
히로무 에노모또 (외 3)
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼 가이샤 filed Critical 야마모도 다꾸마
Publication of KR850006088A publication Critical patent/KR850006088A/ko
Application granted granted Critical
Publication of KR890004998B1 publication Critical patent/KR890004998B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00307—Modifications for increasing the reliability for protection in bipolar transistor circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00353—Modifications for eliminating interference or parasitic voltages or currents in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음

Description

마이크로컴퓨터 시스템용 게이트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일시예에 의한 게이트회로와 제2도에 보인 바와 같은 동일한 다수의 SRL회로들의 기본회로도,
제4A도는 제2도에 보인 게이트회로에서 각 스트로브(strobe) 신호를 설명하는 타이밍 도표.
제4B도는 제3도에 보인 게이트회로의 각 스트로브신호를 설명하는 타이밍 도표.

Claims (11)

  1. 입력신호와 반전신호와 비반전신호를 발상시키기 위한 게이트회로에서, 상기 입력신호의 레벨변동에 반응하기 위한 위상분할 트랜지스터와 상기 반전신호를 출력시키기 위한 상기 위상분할 트랜지스터에 의해 제어되는 출력회로를 갖는 제1단 게이트회로와, 상기 제1단 게이트회로의 상기 반전신호를 입력시키고 상기 비반전신호를 출력시키기 위한 제2단 게이트회로와, 그리고 상기 제1단 게이트회로내의 상기 위상 분할 트랜지스터의 상기 콜렉터의 레벨에 의해 상기 제2단 게이트회로내의 상기 압력단에서의 레벨을 제어하기 위해 상기 제1단 게이트회로내의 상기 위상분할 트랜지스터의 콜렉터와 상기 제1단 게이트회로내의 입력단사이에 연결되는 수단과를 포함하는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  2. 제1항에서, 상기 제어수단은 일방향소자로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  3. 제2항에서, 상기 일방향 소자는 다이오드로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  4. 제2항에서, 상기 일방향소자는 저항과 트랜지스터로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  5. 제2항에서, 상기 일방향소자는 저항과 다수에미터 트랜지스터로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  6. 제1항에서, 상기 제1 및 제2단 게이트회로 양자는 트랜지스터와 결합된 트랜지스터로 직회로들로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  7. 제1항에서, 상기 제1단 게이트회로는 트랜지스터와 결합된 트랜지스터 로직회로로 구성되고, 상기 제2단 게이트회로는 다이오드화 트랜지스터 로직호로로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  8. 제1항에서, 상기 제 1및 제2단 게이트 회로 양자는 다이오드와 트랜지스터 로직회로로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  9. 제1항에서, 상기 제1단 게이트회로는 다이오드와 트랜지스터 로직회로로 구성되고, 상기 제2단 게이트회로는 트랜지스터와 결합된 트랜지스터 로직회로로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  10. 제3항에 있어서, 상기 다이오드 주단은 쇼트키 베리어 다이오드로 구성되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
  11. 제1항에서, 상기 인터페이스회로내에 내포된 다수의 세트/리세트 래치회로는 상기 게이트회로에 의해 발상되는 상기 반전신호와 비반전신호 양자에 의해 구동되는 것이 특징인 마이크로 컴퓨터 시스템용 게이트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850000791A 1984-02-13 1985-02-08 마이크로 콤퓨터 시스템용 게이트회로 KR890004998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59022966A JPS60172821A (ja) 1984-02-13 1984-02-13 Ｔｔｌ回路
JP59-022966 1984-02-13

Publications (2)

Publication Number Publication Date
KR850006088A true KR850006088A (ko) 1985-09-28
KR890004998B1 KR890004998B1 (ko) 1989-12-04

Family

ID=12097318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000791A KR890004998B1 (ko) 1984-02-13 1985-02-08 마이크로 콤퓨터 시스템용 게이트회로

Country Status (5)

Country Link
US (1) US4703202A (ko)
EP (1) EP0156477B1 (ko)
JP (1) JPS60172821A (ko)
KR (1) KR890004998B1 (ko)
DE (1) DE3568117D1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939391A (en) * 1986-05-30 1990-07-03 Advanced Micro Devices, Inc. Programmable logic device with observability and preload circuitry for buried state registers
US4839537A (en) * 1986-11-29 1989-06-13 Kabushiki Kaisha Toshiba BicMO logic circuit
US4777391A (en) * 1987-07-17 1988-10-11 Signetics Corporation Bipolar multiplexer having a select buffer circuit with a charging and discharging circuit
US4973862A (en) * 1989-03-07 1990-11-27 National Semiconductor Corporation High speed sense amplifier
US5027010A (en) * 1989-10-04 1991-06-25 Motorola, Inc. TTL output driver having an increased high output level
JPH05122017A (ja) * 1991-10-29 1993-05-18 Mitsubishi Electric Corp シユミツトトリガ入力バツフア回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962589A (en) * 1975-02-10 1976-06-08 National Semiconductor Corporation Inverter with minimum skew
JPS5378159A (en) * 1976-12-22 1978-07-11 Fujitsu Ltd Logic circuit
JPS544560A (en) * 1977-06-14 1979-01-13 Nec Corp Semiconductor inverter circuit
JPS5592040A (en) * 1978-12-29 1980-07-12 Fujitsu Ltd Ttl gate circuit
EP0089441B1 (fr) * 1982-03-24 1989-06-21 International Business Machines Corporation Générateur de valeur vraie/complément
US4424455A (en) * 1982-04-22 1984-01-03 Motorola, Inc. Glitch eliminating data selector

Also Published As

Publication number Publication date
DE3568117D1 (en) 1989-03-09
US4703202A (en) 1987-10-27
JPS60172821A (ja) 1985-09-06
EP0156477B1 (en) 1989-02-01
EP0156477A1 (en) 1985-10-02
JPH0318770B2 (ko) 1991-03-13
KR890004998B1 (ko) 1989-12-04

Similar Documents

Publication Publication Date Title
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR860002870A (ko) 집적회로 장치
KR950012313A (ko) 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터
KR920008768A (ko) 반도체기억장치
KR890017807A (ko) 반도체 집적회로의 출력회로
KR930005347A (ko) 출력 회로
US4542301A (en) Clock pulse generating circuit
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
GB1063003A (en) Improvements in bistable device
KR850006235A (ko) 래 치 회 로
KR880000966A (ko) 메모리셀 블록의 선택적 동작이 가능한 반도체 메모리 장치
KR850006088A (ko) 마이크로컴퓨터 시스템용 게이트회로
KR860003712A (ko) 논리게이트 회로
KR920001523A (ko) 검출 회로를 포함하는 반도체 집적회로
KR850008567A (ko) 반도체 집적회로
KR900004111A (ko) 논리 레벨 변환용 버퍼회로
US4518872A (en) MOS Transition detector for plural signal lines using non-overlapping complementary interrogation pulses
KR890001104A (ko) 반도체집적회로
KR870009382A (ko) 두 홀드루우프를 갖는 랫치회로
KR850002174A (ko) 반도체 집적회로 장치
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
GB1229349A (ko)
KR920001845A (ko) 전하전송소자의 입력바이어스회로
KR850003069A (ko) 반도체 집적회로 장치
KR840000940A (ko) 디지탈 전이 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee