SU824403A1 - Фазоинверсный усилитель - Google Patents

Фазоинверсный усилитель Download PDF

Info

Publication number
SU824403A1
SU824403A1 SU792788351A SU2788351A SU824403A1 SU 824403 A1 SU824403 A1 SU 824403A1 SU 792788351 A SU792788351 A SU 792788351A SU 2788351 A SU2788351 A SU 2788351A SU 824403 A1 SU824403 A1 SU 824403A1
Authority
SU
USSR - Soviet Union
Prior art keywords
phase
drain
transistor
amplifier
output
Prior art date
Application number
SU792788351A
Other languages
English (en)
Inventor
Дмитрий Васильевич Игумнов
Игорь Степанович Громов
Владимир Васильевич Дрожжев
Олег Николаевич Осинцев
Original Assignee
Московский Институт Радиотехникиэлектроники И Автоматики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Институт Радиотехникиэлектроники И Автоматики filed Critical Московский Институт Радиотехникиэлектроники И Автоматики
Priority to SU792788351A priority Critical patent/SU824403A1/ru
Application granted granted Critical
Publication of SU824403A1 publication Critical patent/SU824403A1/ru

Links

Landscapes

  • Amplifiers (AREA)

Description

1
Изобретение относитс  к вычислительной технике и может найти применение в аналоговых узлах различных преобразователей.
Известен фазоинверсный усилитель, содержащий МОП транзистор со встроенным каналом п-типа, сток которого  вл етс  первым выходом фазоинверсного.усилител , а также источник питани  1.
Недостатком фазоинверсного усилител   вл етс  высока  потребл ема  мощность.
Цель изобретени  - снижение мощности потерь.
Поставленна  цель достигаетс  тем, что в фазоинверсный усилитель, содержащий МОП транзистор со встроенным каналом п-типа, сток которого  вл етс  первым выходом фазоинверсного усилител , а также источник питани , введен дополнительный МОП транзистор с индуцированным каналом р-типа, затвор которого подключен к общей щине, подложка к стоку первого МОП транзистора, исток - к соответствующей щине источника питани , а сток  вл етс  вторым выходом фазоинверсного усилител .
На чертеже приведена принципиальна  электрическа  схема фазоинверсного усилител .
Усилитель содержит МОП транзистор 1, дополнительный МОП транзистор 2, источник 3 питани .
Устройство работает следующим образом .
Входной сигнал подаетс  на затвор тран зистора 1. Он работает в обычном режиме усилени . Ток стока транзистора 1 протекает через р-п переход транзистора 2. Дырки , инжектируемые этим переходом, с небольщими потер ми, определ емыми величиной коэффициента передачи по току, экстрагируютс  стоком транзистора 2. За счет избыточного зар да дырок на нем по вл етс  положительный потенциал, т. е. транзистор 2 работает в инжекционном режиме. Первый выходной сигнал снимаетс  со стока транзистора 1, он находитс  в противофазе ср.входным сигналом. Второй выходной сигнал снимаетс  со стока транзистора 2, .он находитс  в фазе со входным сигналом .
Предлагаемый фазоинверсный усилитель реализуетс  в микромощном исполнении. В нем желательно использовать транзисторы с малым напр жением отсечки. Усилитель эффективно работает при напр жении
источника питани  в несколько дес тых долей вольта, не содержит элементов, рассеивающих повышенную мощность, хорощо согласуетс  с пьзокерамическими фильтрами и трансформаторами. Фазринверсный усилитель может быть использован дл  создани  аналоговых устройств различной сложности и назначени .

Claims (1)

  1. Формула изобретени 
    Фазоинверсный усилитель, содержащий МОП транзистор со встроенным каналом п-типа, сток которого  вл етс  первым выходом фазоинверсного усилител , а также источник питани , отличающийс  тем, что, с целью снижени  мощности потерь, в него введен дополнительный МОП транзистор с индуцированным каналом р-типа, затвор которого подключен к общей шине, подложка к стоку первого МОП транзистора, исток - к соответствующей шине источника питани , а сток  вл етс  вторым выходом фазоинверсного усилител .
    Источники информации, прин тые во внимание при экспертизе 1. Кроуфорд Р. Схемные применени  МОП транзисторов. М., «Мир, 1970, с. 181, рис. 6.14 (прототип).
    0
SU792788351A 1979-07-02 1979-07-02 Фазоинверсный усилитель SU824403A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792788351A SU824403A1 (ru) 1979-07-02 1979-07-02 Фазоинверсный усилитель

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792788351A SU824403A1 (ru) 1979-07-02 1979-07-02 Фазоинверсный усилитель

Publications (1)

Publication Number Publication Date
SU824403A1 true SU824403A1 (ru) 1981-04-23

Family

ID=20837204

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792788351A SU824403A1 (ru) 1979-07-02 1979-07-02 Фазоинверсный усилитель

Country Status (1)

Country Link
SU (1) SU824403A1 (ru)

Similar Documents

Publication Publication Date Title
KR900013380A (ko) 전압 제어회로
KR910007223A (ko) 전압증배회로
KR970072397A (ko) 반도체 장치
KR940010446A (ko) 효율적 네가티브 충전펌프
KR920015365A (ko) 입출력 버퍼회로
KR830002451A (ko) 감지 증폭기
KR930015369A (ko) 디지탈/아나로그 변환기용 전류 소자
KR910008863A (ko) 반도체 집적회로
KR930005037A (ko) 반도체 메모리 장치의 자동 스트레스 모드 테스트장치
KR840008091A (ko) Mos트랜지스터 증폭기
KR920018758A (ko) 집적 반도체 회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
SU824403A1 (ru) Фазоинверсный усилитель
KR890013769A (ko) 중간전위생성회로
KR960039634A (ko) 저전원전압 반도체 장치의 입력버퍼
KR920003704A (ko) 디지탈 신호에 응답하는 부동회로 구동용 회로
KR920001845A (ko) 전하전송소자의 입력바이어스회로
KR960042746A (ko) 반도체 메모리장치의 다이나믹 레벨 컨버터
KR870001672A (ko) 반도체 회로장치
ATE73957T1 (de) Generatorschaltung.
KR870003623A (ko) 슈미트 회로
KR870000804A (ko) Cmos파워-온 검출회로
FR2246002A1 (en) Chopper type voltage regulator circuit - is protected when damaging differences occur between output and reference voltage
KR980006900A (ko) 고속 전압 변환 회로
KR970019076A (ko) 전압레벨 변환기