KR910020867A - 다층 리드프레임과 그 제조방법 - Google Patents
다층 리드프레임과 그 제조방법 Download PDFInfo
- Publication number
- KR910020867A KR910020867A KR1019910007298A KR910007298A KR910020867A KR 910020867 A KR910020867 A KR 910020867A KR 1019910007298 A KR1019910007298 A KR 1019910007298A KR 910007298 A KR910007298 A KR 910007298A KR 910020867 A KR910020867 A KR 910020867A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- plane
- metal
- adhesive
- metal plane
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 239000002184 metal Substances 0.000 claims 23
- 239000010410 layer Substances 0.000 claims 11
- 239000000853 adhesive Substances 0.000 claims 8
- 230000001070 adhesive effect Effects 0.000 claims 8
- 239000011248 coating agent Substances 0.000 claims 7
- 238000000576 coating method Methods 0.000 claims 7
- 229920005989 resin Polymers 0.000 claims 5
- 239000011347 resin Substances 0.000 claims 5
- 238000000034 method Methods 0.000 claims 4
- 239000012790 adhesive layer Substances 0.000 claims 1
- 239000004840 adhesive resin Substances 0.000 claims 1
- 229920006223 adhesive resin Polymers 0.000 claims 1
- 238000001035 drying Methods 0.000 claims 1
- 239000007788 liquid Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49527—Additional leads the additional leads being a multilayer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 다층 리드 프레임의 설명도, 제3도는 리드 프레임대의 설명도, 제4도는 전원 플레인대의 설명도, 제5도는 그랜드 플레인대의 설명도, 제9도의 (a)는 그랜드 플레인대의 설명도, 제9도의 (b)는 전워플레인대의 설명도, 제9도의 (c)는 리드프레임대의 설명도.
Claims (6)
- 리드프레임, 적어도 1층의 금속플레인의 각층간이 절연테이프편을 거치지 않고 접착제도막에 의해서 접착된 것을 특징으로 하는 다층 리드프레임.
- 리드프레임, 적어도 1층의 금속플레인의 각층간이 절연테이프편을 거치지 않고 접착제도막과 절연성을 갖는 수지로 된 절연성 수지 도막의 2층에 의해서 접착된 것을 특징으로 하는 다층 리드프레임.
- 제1항 또는 제2항에 있어서, 상기 금속 플레인이 전원플레인과 그랜드플레인의 2층을 포함하고 리드프레임, 전원플레인 그랜드플레인의 순서로 접합된 것을 특징으로 하는 다층 리드프레임.
- 리드프레임, 적어도 1층의 금속플레인을 절연층을 거쳐서 적층하는 다층 리드프레임의 제조방법에 있어서, 리드프레임 성형용 금속대, 각 금속플레인 성형용 금속대의 소정의 대의 면에 리드프레임과 각 금속플레인의 각층간을 접착시키는 접착패턴에 따라서 접착제를 도포하는 동시에 건조하여 접착제도막을 형성시키는 공정과, 각각 상기 금속대를 가공하여 안내구멍등의 위치맞춤 수단을 갖는 동시에 연결부를 거쳐서 각각 리드프레임, 각 금속플레인이 연결된 리드프레임대, 금속플레인대를 성형시키는 공정과 상기 위치맞춤수단에 의해서 위치맞춤하여 리드프레임대의 리드프레임, 각 금속플레인대의 금속플레인을 상기 접착제도막에 의해서 접착시키는 공정을 구비한 것을 특징으로 하는 다층 리드프레임의 제조방법.
- 리드프레임, 적어도 1층의 금속플레인을 절연층을 거쳐서 적층하는 다층 리드프레임의 제조방법에 있어서, 리드프레임 성형용 금속대, 각 금속플레인 성형용 금속대의 접합된 한쪽의 대의 대향면에서 접착제를 다른쪽의 대의 대향면에는 절연성을 갖는 액상수지를 접착패턴에 따라서 도포하여 건조시키는 각각 접착제도막, 절연성 수지도막을 형성하는 공정과, 각각 상기 금속대를 가공하여 안내구멍등의 위치맞춤 수단을 갖는 동시에 연결부를 거쳐서 각각 리드프레임, 각 금속플레인이 연결된 리드프레임대, 금속플레인대를 성형시키는 공정과 상기 위치맞춤수단에 의해서 위치맞춤하여 리드프레임대의 리드프레임, 각 금속플레인대의 금속플레인을 상기 접착제도막과 절연성 수지도막의 2층의 도막에 의해서 접착시키는 공정을 구비한 것을 특징으로 하는 다층 리드프레임의 제조방법.
- 제4항 또는 제5항에 있어서, 상기 금속 플레인이 전원플레인과 그랜드플레인의 2층을 포함하고 리드프레임, 전원플레인 그랜드플레인의 순서로 접합시키는 것을 특징으로 하는 다층 리드프레임 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2130083A JP2828318B2 (ja) | 1990-05-18 | 1990-05-18 | 多層リードフレームの製造方法 |
JP2-130083 | 1990-05-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910020867A true KR910020867A (ko) | 1991-12-20 |
KR950006981B1 KR950006981B1 (ko) | 1995-06-26 |
Family
ID=15025576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910007298A KR950006981B1 (ko) | 1990-05-18 | 1991-05-06 | 다층 리드프레임과 그 제조방법 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5281556A (ko) |
EP (1) | EP0457593B1 (ko) |
JP (1) | JP2828318B2 (ko) |
KR (1) | KR950006981B1 (ko) |
DE (1) | DE69127316T2 (ko) |
HK (1) | HK1001936A1 (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2120464A1 (en) * | 1992-02-18 | 1993-08-19 | Bidyut K. Bhattacharyya | Advance multilayer molded plastic package using mesic technology |
US5854094A (en) * | 1992-07-28 | 1998-12-29 | Shinko Electric Industries Co., Ltd. | Process for manufacturing metal plane support for multi-layer lead frames |
JPH0653394A (ja) * | 1992-07-28 | 1994-02-25 | Shinko Electric Ind Co Ltd | 多層リードフレーム用プレーン支持体 |
US5484097A (en) * | 1994-07-12 | 1996-01-16 | General Instrument Corp. | Fabrication of hybrid semiconductor devices |
US5486494A (en) * | 1994-07-22 | 1996-01-23 | Texas Instruments Incorporated | Method and apparatus for affixing spheres to a conductive sheet |
US5498576A (en) * | 1994-07-22 | 1996-03-12 | Texas Instruments Incorporated | Method and apparatus for affixing spheres to a foil matrix |
US5508556A (en) * | 1994-09-02 | 1996-04-16 | Motorola, Inc. | Leaded semiconductor device having accessible power supply pad terminals |
US5965936A (en) | 1997-12-31 | 1999-10-12 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
WO1996015555A1 (en) * | 1994-11-10 | 1996-05-23 | Micron Technology, Inc. | Multi-layer lead frame for a semiconductor device |
US6049972A (en) * | 1997-03-04 | 2000-04-18 | Tessera, Inc. | Universal unit strip/carrier frame assembly and methods |
US6687980B1 (en) | 1997-03-04 | 2004-02-10 | Tessera, Inc. | Apparatus for processing flexible tape for microelectronic assemblies |
US6054754A (en) | 1997-06-06 | 2000-04-25 | Micron Technology, Inc. | Multi-capacitance lead frame decoupling device |
US6515359B1 (en) | 1998-01-20 | 2003-02-04 | Micron Technology, Inc. | Lead frame decoupling capacitor semiconductor device packages including the same and methods |
US6114756A (en) | 1998-04-01 | 2000-09-05 | Micron Technology, Inc. | Interdigitated capacitor design for integrated circuit leadframes |
WO2004097896A2 (en) * | 2003-04-26 | 2004-11-11 | Freescale Semiconductor, Inc. | A packaged integrated circuit having a heat spreader and method therefor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3526568A (en) * | 1969-06-11 | 1970-09-01 | Westinghouse Electric Corp | Flexible foil clad laminates |
US4835120A (en) * | 1987-01-12 | 1989-05-30 | Debendra Mallik | Method of making a multilayer molded plastic IC package |
JPS6484689A (en) * | 1987-09-28 | 1989-03-29 | Toshiba Corp | Printed wiring board for high speed signal transmission |
JPH0294464A (ja) * | 1988-09-29 | 1990-04-05 | Matsushita Electron Corp | 半導体装置用リードフレーム |
JPH02143466A (ja) * | 1988-11-25 | 1990-06-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5043227A (en) * | 1989-05-15 | 1991-08-27 | The Dow Chemical Company | Polyimide and copper metal laminates |
US5023202A (en) * | 1989-07-14 | 1991-06-11 | Lsi Logic Corporation | Rigid strip carrier for integrated circuits |
-
1990
- 1990-05-18 JP JP2130083A patent/JP2828318B2/ja not_active Expired - Lifetime
-
1991
- 1991-05-06 KR KR1019910007298A patent/KR950006981B1/ko not_active IP Right Cessation
- 1991-05-16 US US07/701,183 patent/US5281556A/en not_active Expired - Fee Related
- 1991-05-16 DE DE69127316T patent/DE69127316T2/de not_active Expired - Fee Related
- 1991-05-16 EP EP91304411A patent/EP0457593B1/en not_active Expired - Lifetime
-
1998
- 1998-01-26 HK HK98100678A patent/HK1001936A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE69127316T2 (de) | 1997-12-18 |
DE69127316D1 (de) | 1997-09-25 |
HK1001936A1 (en) | 1998-07-17 |
EP0457593A2 (en) | 1991-11-21 |
US5281556A (en) | 1994-01-25 |
JP2828318B2 (ja) | 1998-11-25 |
JPH0425163A (ja) | 1992-01-28 |
EP0457593A3 (en) | 1992-12-02 |
EP0457593B1 (en) | 1997-08-20 |
KR950006981B1 (ko) | 1995-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910020867A (ko) | 다층 리드프레임과 그 제조방법 | |
DK0527109T3 (da) | Fremgangsmåde til fremstilling af en sandwichplade bestående af en celleformet kerne og mindst ét dæklag | |
DK293289A (da) | Lamineret metalfolie, beholder eller komponent til samme fremstillet af saadan metalfolie og fremgangsmaade til fremstilling af et polymer/metal/polymer-laminat | |
DK0440929T3 (da) | Fremgangsmåde til fremstilling af en kredsløbsplade, der har stive og fleksible områder | |
DE69034011D1 (de) | Polymerfilm aus flüssigkristall | |
DK293089A (da) | Lamineret metalfolie, beholder eller komponent til samme fremstillet af saadan lamineret metalfolie og fremgangsmaade til fremstilling af et polymer/metal/polymer-laminat | |
US5633480A (en) | Printed wiring board having a cover lay laminated on a polyimide resin base film containing conductive circuits | |
KR920021308A (ko) | 동장적층판의 제조방법 | |
WO1993011652A1 (en) | Printed circuit combination and process | |
JP3470965B2 (ja) | 銅箔とアルミニウムセパレータ板の接合方法 | |
JPS5758797B2 (ko) | ||
SE7907298L (sv) | Forfarande for framstellning av tryckta kretskort med flera skikt | |
JPS61160230A (ja) | 積層板の製造方法 | |
JPH04165690A (ja) | 片面銅張積層板の製造方法 | |
JPS6040215A (ja) | プリプレグの製法 | |
GB1259837A (en) | Composite structure and method of making the same | |
JPH01287989A (ja) | プリントの配線板の製造方法 | |
JPH04119643A (ja) | テープキャリアパッケージの位置決め穴の形成方法 | |
JPH03154393A (ja) | 多重回路板 | |
GB1445994A (en) | Thermosetting resin compositions and copper clad laminates fabricated therefrom | |
JPS5827676B2 (ja) | ドウバリセキソウバン | |
KR970018437A (ko) | 센터 본딩패드를 갖는 적층칩 패키지용 기판 | |
JPH0448796A (ja) | 多層配線板の製造方法 | |
JPS62224949A (ja) | Icパツケ−ジ | |
JPH0548266A (ja) | 多層電子部品搭載用基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020621 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |