KR910008834A - Ic 칩 조립 방법 - Google Patents
Ic 칩 조립 방법 Download PDFInfo
- Publication number
- KR910008834A KR910008834A KR1019900016077A KR900016077A KR910008834A KR 910008834 A KR910008834 A KR 910008834A KR 1019900016077 A KR1019900016077 A KR 1019900016077A KR 900016077 A KR900016077 A KR 900016077A KR 910008834 A KR910008834 A KR 910008834A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- thin film
- conductive pattern
- conductive
- conductive patterns
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 방사 패턴을 갖는 본 발명의 콘택트 박막을 설명하는 확대된 상부 평면도.
제3a 내지 3e도는 본 발명에 따른 IC칩을 조립하기 위한 방법을 설명하는 횡단면도.
Claims (11)
- IC칩을 조립하기 위한 방법에 있어서, 제1전도 패턴을 갖는 박막상에 IC칩을 부착하는 단계와, 상기 박막에 부착된 IC칩상에 다수의 제2전도 패턴을 갖는 접촉 박막위에 가로 놓으므로서, 상기 접촉 박막의 중심이 IC칩의 것과 겹쳐지는 제2단계와, 예정된 영역에서 상기 제1전도 패턴의 한종단과 상기 IC칩의 패드를 전기적으로 접촉하며, 상기 접촉 박막이 그 상에 가로 놓여지는 제3단계를 포함하는 IC칩 조립 방법.
- 제1항에 있어서, 상기 제1전도 패턴이 보오드상에 형성되는 IC칩 조립 방법.
- 제1항에 있어서, 제1전도 패턴을 갖는 상기 박막은 자체의 중심부분에서 IC칩을 고정하기 위한 영역을 갖는 IC칩 조립 방법.
- 제1항에 있어서, 상기 제1전도 패턴의 한 종단이 IC칩을 고정하기 위해 상기 영역으로부터 공간을 두도록 배열되는 IC칩 조립 방법.
- 제1항에 있어서, 상기 제1전도 패턴의 다른 종단은 상기 박막이 종단까지 연장하는 IC 칩 조립 방법.
- 제1항에 있어서, 상기 제1전도 패턴은 상기 제1전도 패턴과 IC칩을 고정하기 위한 영역간의 상기 공간을 둘러싸는 IC칩 조립 방법.
- 제1항에 있어서, 상기 다수의 제2전도 패턴중 한 종단은 IC패드의 위치와 겹쳐지는 IC 칩 조립 방법.
- 제1항에 있어서, 상기 다수의 제2전도 패턴중 다른 종단은 상기 접촉 박막의 종단까지 연장하는 IC칩 조립 방법.
- 제1항에 있어서, 상기 다수의 제2전도 패턴은 상기 제1전도 패턴보다 폭이 좁은 IC칩 조립 방법.
- 제1항에 있어서, 각각의 상기 제2전도 패턴간의 간격은 상기 제1전도 패턴의 것보다 좁은 IC칩 조립 방법.
- 제1항에 있어서, 상기 다수의 제2전도 패턴은 상기 접촉 박막상에 방사적으로 고정되는 IC칩 조립 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268879A JPH03132049A (ja) | 1989-10-18 | 1989-10-18 | 半導体装置の実装方法 |
| JP1-268879 | 1989-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910008834A true KR910008834A (ko) | 1991-05-31 |
Family
ID=17464529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900016077A KR910008834A (ko) | 1989-10-18 | 1990-10-11 | Ic 칩 조립 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH03132049A (ko) |
| KR (1) | KR910008834A (ko) |
-
1989
- 1989-10-18 JP JP1268879A patent/JPH03132049A/ja active Pending
-
1990
- 1990-10-11 KR KR1019900016077A patent/KR910008834A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03132049A (ja) | 1991-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960039309A (ko) | 반도체 장치 및 반도체 칩 설치 방법 | |
| KR960035835A (ko) | 반도체장치와 그 제조방법 | |
| KR970067800A (ko) | 반도체장치 | |
| KR910013444A (ko) | 전자장치 및 그 제조방법 | |
| KR860004370A (ko) | Ic카드 | |
| KR950007059A (ko) | 집적 회로 | |
| KR910010370A (ko) | 저전력 전자기 디지타이저 태블릿(digitizer tablet) | |
| KR940022755A (ko) | 반도체 장치 및 그 제조방법과 반도체장치용 리드프레임(Lead frame) | |
| KR840005921A (ko) | 전자 장치 | |
| KR910007096A (ko) | Tab 테이프와 반도체 칩을 접속하는 방법 및 그것에 사용하는 범프시이트와 범프부착 tab 테이프 | |
| KR970067799A (ko) | 반도체장치 | |
| RU98100354A (ru) | Микросхема для электронной пластиковой карты, покрытая слоем изоляционного материала, и электронная пластиковая карта, содержащая такую микросхему | |
| KR920010872A (ko) | 멀티칩 모듈 | |
| KR890005859A (ko) | 집적회로 칩 조립품 | |
| KR910008824A (ko) | 반도체소자패키지 및 반도체소자패키지 탑재배선회로기판 | |
| KR910007129A (ko) | 입력보호회로를 구비한 반도체장치 | |
| KR890007422A (ko) | 집적회로가 탑재된 필름세그먼트와 그 고정물 | |
| KR890004431A (ko) | 반도체 장치 | |
| KR910013524A (ko) | 반도체집적회로장치 | |
| KR960020633A (ko) | 반도체 칩 탑재용 기판 | |
| KR920001697A (ko) | 수직형 반도체 상호 접촉 방법 및 그 구조 | |
| KR880008715A (ko) | 평면패키지 집접적회로장치의 배선기판 | |
| KR910008834A (ko) | Ic 칩 조립 방법 | |
| KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
| KR880011629A (ko) | 전자시계 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |