KR910005519B1 - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR910005519B1
KR910005519B1 KR1019880015715A KR880015715A KR910005519B1 KR 910005519 B1 KR910005519 B1 KR 910005519B1 KR 1019880015715 A KR1019880015715 A KR 1019880015715A KR 880015715 A KR880015715 A KR 880015715A KR 910005519 B1 KR910005519 B1 KR 910005519B1
Authority
KR
South Korea
Prior art keywords
latch
data
circuit
clock
circuits
Prior art date
Application number
KR1019880015715A
Other languages
English (en)
Other versions
KR890008745A (ko
Inventor
마사오 가와무라
미노라 우수이
Original Assignee
가시오 게이상기 가부시끼가이샤
가시오 다다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오 게이상기 가부시끼가이샤, 가시오 다다오 filed Critical 가시오 게이상기 가부시끼가이샤
Publication of KR890008745A publication Critical patent/KR890008745A/ko
Application granted granted Critical
Publication of KR910005519B1 publication Critical patent/KR910005519B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

화상표시장치
제1도는 종래의 화상표시장치의 신호전극 구동회로의 요부 예시도.
제2도는 본 발명의 1실시예에 의한 화상표시장치의 신호전극 구동회로의 구성 예시도.
제3도는 상기 실시예의 타이밍을 설명하기 위한 타임챠트.
제4도는 본 발명의 다른 실시예에 의한 화상표시장치의 신호전극 구동회로의 구성 예시도.
제5도는 상기 제2의 실시예의 타이밍을 설명하기 위한 타이밍 챠트.
제6도는 본 발명을 적용한 화상표시장치의 전체구성을 나타내는 블록도.
제7도는 본 발명을 적용한 화상표시장치의 또 다른 실시예의 요부를 나타내는 블록도.
본 발명은, 액정 등의 돗드 매트릭스형 표시패널에 계조표시를 행하는 화상표시 장치에 관한 것으로서, 특히 신호전극 구동회로의 개량에 관한다.
종래의, 액정등의 돗드 매트릭스형 표시패널의 계조표시를 행하는 화상표시장치에서는 n비트의 데이터를 신호전극 구동회로에 공급하므로서 2n의 계조표시를 행하게 하고 있는데, 화소수를 증가시켜 나가면 그 데이터의 전송주파수를 높혀가야 했다. 이 경우, 전송주파수에 따라서 신호전극 구동회로의 동작주파수를 높혀야할 필요가 있으나 동작주파수를 올린다는 것은 회로의 고급화를 수반하고 회로상의 제약을 받는 동시에 소비전력, 발생 노이즈가 커져버린다.
제1도는 종래의 액정구동회로(세그먼트 드라이버)의 구성을 나타낸 것이다. 이와 같은 신호전극 구동회로는 예컨데 USP 4,581,654에 개시되어있다. 제1도는 종래의 신호전극 구동회로의 구성의 요부를 나타낸 것이다. 이 도면에서, (11)은 시프트 레지스터로서, 각 단위 레지스터부(11a),(11b)...가 D형 플림플롭에 의해 예를들면 3비트 구성으로 되어 있다.
상기 시프트 레지스터(11)는 전단의 A/D변환회로(도시하지 않음)에서 보내지느 3비트의 데이터(D1-D3)를 2조의 크록펄스(ø1,ø2)에 의해서 읽어내어서 레지스터(11a),(11b)...를 순차로 시프트 한다.
상기 시프트 레지스터(11)의 레지스터부(11a),(11b)...에 1라인분의 데이터가 세트되면 그후 러치펄스(øL)가 주어져서 상기 각 레지스터부(11a),(11b)...의 유지데이타가 러치회로(12a),(12b)...로 러치되어 구동회로(도시하지 않음)로 보내진다. 이 구동회로는, 상기 러치회로(12a),(12b)...에 러치된 데이터에 따라서 예를 들면, 8계조의 구동 신호를 작성해서 액정표시패널의 세그먼트 전극을 표시구동한다. 그런데 상기와 같이 구성된 종래의 구동회로에서는 크록펄스(ø1)(ø2) 및 시프트 레지스터(11)의 레지스터부(11a),(11b)...를 시프트하는 데이터의 전송주파수가 입력데이타(D1-D3)의 샘플링 주파수와 같게 된다. 이로 인해 신호전극 구동회로의 동작 주파수에 의해 전송주파수가 제약되버려서 전송주파수를 너무 높일수 없다는 결점이 있었다. 또, 신호전극 구동회로를 높은 주파수에 대응하도록 하면 회로가 고급화해서 고가로되는 동시에 동작주파수의 상승을 수반해서 소비전력 발생 노이즈가 커져버린다는 문제가 있었다.
본 발명은 상기와 같은 사정을 감안해서 이루어진 것으로서, 신호전극 구동회로의 동작주파수가 낮아도 그 이상의 동작주파수의 신호전극 구동회로와 동등한 데이터를 취급할 수가 있는 화상표시장치를 제공하는 것을 목적으로 하고 있다.
본 발명은, 복수의 러회로에 대해 러치펄스를 순차로 시프트시켜 가서 화상데이타를 순차 러치하여 상기 러치회로에 러치시킨 화상데이터에 따라서 돗드 매트릭스형 표시패널의 신호전극을 복수계조의 신호로서 표시구동하는 화상표시장치에 있어서, 화상입력데이타를 2상의 크록펄스에 의해 버퍼회로를 통해 교호로 끄집어 내어서 2상의 크록에 의해서 러치호로로 전송하므로서 전송주파수의 높은 데이터에 대해서도 확실하게 대응할 수 있게 한 것이다.
또, 본 발명은, 화상입력데이타를 2상의 크록펄스에 의해 버퍼회로를 통해 2계통으로 나누고 각각 각 계통별로 데이터 버스라인을 통해서 같은 위상으로 러치회로에 전송하므로서 각 계통의 동작주파수를 저하시킴과 동시에 상기 러치회로에 대해서 1상의 러치크록으로서 데이터를 러치할 수 있도록 한 것이다.
이하, 도면을 참조해서 본 발명의 실시예를 설명한다.
제2도에서와 같이 전단의 A/D 변환회로(도시하지 않았음)에서 보내온 n비트, 예컨데, 3비트의 표시용 데이터(D1-D3)는 3비트의 버퍼(21a)(21b)에 입력한다. 버퍼(21a)는 타이밍 신호 발생회로(도시하지 않았음)에서 주어진 크록펄스(ø2)에서 동기해서 입력데이타(D1-D3)의 읽어내는 것을 행하고, 버퍼(21b)는 크록펄스(ø1)에 동기해서 입력데이타(D1-D3)의 읽어내기를 한다.
상기 크록펄스(ø1,ø2)는 주파수가 같고 위상만이 180˚ 다른 2상의 크록펄스이다. 그리고 상기 버퍼(21a)에 모여져 있는 데이터 버스라인(DB1)을 통해서 러치회로(24a)(24b)...로 보내지고, 버퍼(21b)에서 보존된 데이터는 데이터 버스라인(DB2)를 겪어서 러치회로(24a)(24b)...로 보내진다. 상기 러치회로(23a)(23b)...는 돗드 매트릭스형 표시패널, 예컨데 액정 표시패널(도시하지 않았음)의 홀수차례의 신호전극(세스먼트전극)에 대응해서 설치되며 러치회로(24a)(24b)...는 짝수차례의 신호전극에 대응해서 설치된다. 그리고 상기 러치회로(23a)(23b)...(24a)(24b)...에는 러치록 발생회로(25)로부터 러치록이 주어진다. 이 러치록 발생회로(25)는 앳지 트리거 타입의 플립플롭(261)(262) 및 앤드회로(271)(272)...로서 되며 플립플롭(261)(262)...에 의해 시프트 레지스터를 구성하고 있다.
상기 플립플롭(261)(262)...는 홀수단이 크록펄스(ø2)에 동기해서 동작하며, 짝수단이 크록펄스(ø1)에서 동기해서 동작하는 것으로 타이밍 신호 발생회로로부터 주어지는 러치 타이밍 신호(øM)를 크록패널(ø1, ø2)에 동기해서 순차로 시프트하여 그 출력신호를 앤드회로(271)(272)...에 각각 입력한다.
상기 러치 타이밍 신호(øM)는 수평 동기 신호에 동기해서 주어지는 스터트신호이다. 또, 상기 앤드회로(271)(272)...에는 흡수단에 크록펄스(ø1)가 주어지고 짝수단에 크록펄스(ø2)가 주어진다. 그리고 사이 홀수단의 앤드회로(271)(273)...의 출력신호가 러치회로(23a)(23b)...에, 또 짝수단의 앤드회로(271)(272)...의 출력신호가 러치회로 (24a)(24b)...에 러치크록으로서 주어진다. 상기 러치회로(23a)(23b)..., (24a)(24b)...는 상기 러치콕 발생회로(25)로부터의 러치크록에 동기해서 입력데이타를 처리하여 3비트 러치회로(28a)(28b)...(29a)(29b)...로 출력한다. 이 러치회로(28a)(28b)...(29a)(29b)...는 타이밍 신호 발생회로로부터의 러치펄스(øL)에 동기해서 입력데이타를 러치하여 그러치 데이터(D1-D3)를 구동회로(도시하지 않음)로 출력한다. 이 구동회로는 상기 레치데이타(D1-D3)에 의해 8단계의 구동신호를 작성해서 액정표시패널의 신호 전극을 표시구동한다. 상기 러치펄스(øL)는 수평동기신호에 동기해서 주어지는 신호이다. 상기 코록펄스(ø1,ø2), 러치 타이밍 신호(øM)와 러치펄스(øL)의 관계는 제3도에 개시했다.
다음에 상기 실시예의 동작을 설명한다.
전단의 A/D 변환회로는 크록펄스(ø1,ø2)에 동기해서 동작하며 아나로그 화상신호를 3비트의 디지털 데이터(D1-D3)로 변환하고 있다. 즉 A/D 변환회로는 1수평주사에서의 화상신호에 대해 크록펄스(ø1,ø2)에 의해 교호로 A/D 변환해서 버퍼(21a)(21b)로 출력하고 있다. 먼저 상기 크록펄스(ø1)에 의해 A/D 변환된 데이터(D1-D2)는 크록펄스(ø1)에 동기해서 버퍼(21b)에 읽어내기 위해 넣어지며 다음에 크록펄스(ø2)에 동기해서 A/D 변환된 데이터(D1-D3)는 크록펄스(ø1)에 동기해서 버퍼(21b)에 읽어내기 위해 넣어진다. 그리고 상기 버퍼(21a)에 넣어진 데이터는 데이터 버스라인(DB1)을 통해서 러치회로(23a)(23b)...로 보내지며 버퍼(21b)에 넣어진 데이터는 데이터 버스라인(DB2)을 통해서 러치회로(24a)(24b)...로 보내진다. 한편 러치크록 발생회로(25)에서는, 각 수평주사의 개시 타이밍으로서 러치타이밍신호(øM)가 주어진다. 러치록 발생회로(25)는 이 러치 타이밍신호(øM)를 크록펄스(ø2)에 동기시켜 플림플롭(261)에 읽어 넣게하고 앤드회로(271) 및 플립플롭(262)에 입력한다. 이 결과, 다음에 주어지는 크록펄스(ø1)가 앤드회로(272)에서, 출력되어 러치회로(23a)로 러치록으로서 보내진다.
이로써, 러치회로(23a)는 버퍼(21a)에서 데이터 버스라인(DB1)을 통해서 주어지는 데이터를 러치한다. 또, 상기 크록펄스(ø1)의 타이밍으로 플립플롭(261)의 출력이 플림플롭(262)에 읽어내기 위해 넣어지고 앤드회로(272) 및 플림플롭(263)에 입력된다. 따라서, 다음에 주어지는 크록펄스(ø2)가 앤드회로 (272)에서 출력되고 러치회로(24a)로 러치록으로서 보내진다. 이로써, 러치회로(24a)는 버퍼(21b)에서 데이터 버스라인(DB2)를 통해서 주어지는 데이터를 러치한다.
이하, 마찬가지로 A/D 회로에서 크록펄스(ø1)(ø2)에 동기해서 보내져오는 데이터(D1-D3)는, 버퍼(21a)(21b)에 읽어내기 위해 넣어지며 러치록 발생회로(25)에서 출력되는 러치록에 의해 러치회로(23a)(23b)...,(24a)(24b),...에 순차로 러치된다. 그리고, 러치회로(23a)(23b)...(24a)(24b)...에 1라인분의 데이터가 러치되며 그후 러치펄스(øL)가 주워져서 러치회로(23a)(23b)...(24a)(24b)...에 러치되어 있는 데이터가 러치회로(28a)(28b)...(29a)(29b)...에 전송되어 화상데이타(D1-D3)로서 구동회로(도시하지 않음)로 보내진다. 이 구동회로는 러치회로(28a)(28b)...(29a)(29b)...부터의 데이터(D1-D3)에 의해 8계조의 구동신호를 작성하여 액정표시패널의 신호전극을 표시구동한다.
상기와 같이 A/D 변환회로로부터의 입력데이터(D1-D3)를 버퍼(21a)(21b)에 교호로 읽어내기 위해 넣고 데이터 버스라인(DB1),(DB2)를 통해서 러치회로(23a)(23b)...,(24a)(24b)...에 전송하므로서 입력데이터(D1-D3)를 2계통으로 나누어서 처리할 수가 있고 각 계통의 동작주파수를 입력데이터(D1-D3)의 전송주파수의 1/2로 할 수가 있다.
다음에 이 발명의 제2실시예에 대해서 제4도에 의해 설명한다. 이 도면에서와 같이 전단의 A/D 변환회로(도시하지 않음)에서 보내온 3비트의 표시용 데이터(D1-D3)는 3비트의 버퍼(21a)(21b)에 입력된다. 버퍼(21a)는 타이밍 신호 발생회로(도시하지 않음)에서 주어지는 크록펄스(ø2)에 동기해서 입력데이터(D1-D3) 1의 읽어넣기를 행하고 버퍼(21b)는 크록펄스(ø1)에 동기해서 입력데이터(D1-D3)의 읽어넣기를 행한다. 그리고 상기 버퍼(21a)(21b)에 유지된 데이터는 3비트의 버퍼(22a)(22b)로 각각 보내진다.
상기 버퍼(22a)는 입력데이타를 크록펄스(ø1)에서 읽어내어 크록펄스(ø2)에서 출력하며 버퍼(22b)는 입력데이타를 크록펄스(ø2)에서 읽어내어 그대로 출력한다. 그리고 상기 버퍼(22a)에 유지된 데이터는 데이터 버스라인(DB1)을 통해서 러치회로(23a)(23b)...로 보내지며 버퍼(22b)에 유지된 데이터 버스라인(DB2)를 통해서 러치회로((24a)(24b)...로 보내진다. 러치회로(23a)(23b)..., (24a)(24b)..에는 러치크록 발생회로(25A)에서 러치크록이 주어진다. 이 러치크록 발생회로(25A)는 크록펄스(ø2)에 동기해서 동작하는 앳지 트리거 타입의 플립플롭(26a)(26b)... 및 앤드회로(27a)(27b)...로서 되어 있다.
상기 플립플롭(26a)(26b)...는 시프트 레지스터를 구성하고 있으며 타이밍 신호 발생회로에서 주어지는 러치타이밍 신호(ø2)에 동기시켜서 순차로 시프트시키고 각 플립플롭(26a)(26b)...의 출력신호를 앤드회로(27a)(27b)...에 각각 입력시킨다. 또 이 앤드회로(27a)(27b)...에는 크록펄스(ø1)가 주워지며 각 앤드회로(27a)(27b)...의 출력신호가 러치회로(23a)(23b)... 및 러치회로(24a)(24b)...에 러치크록으로서 주어진다. 상기 러치회로(23a)(23b)..., (24a)(24b)...는 상기 러치록 발생회로25(A)로부터의 러치크록에 동기해서 입력데이타를 러치하여 3비트의 러치회로(28a)(28b).., (29a)(29b)...로 출력한다. 이 러치회로(28a)(28b)..., (29a)(29b)...는 타이밍 신호 발생장치로부터의 러치펄스(øL)에 동기해서 입력데이타를 러치하여 그 러치 데이터(D1-D3)를 구동회로(도시하지 않음)로 출력한다. 상기 크록펄스(ø1)(ø2), 러치 타이밍 신호(D1-D3)와 러치펄스 (øM)의 관계를 제5도에 표시한다.
다음에, 상기 제2의 실시예의 동작을 설명한다. 상기에서와 같이 전단의 A/D 변화회로는 각 수평주사에서의 화상신호를 크록펄스(ø1)(ø2)에 의해서 교호로 A/D 변환해서 버퍼(21a)(21b)에 출력한다. 먼저, 상기 크록펄스(ø1)에 의해 A/D 변환된 데이터(D1-D3)는 크록펄스(ø2)에 동기해서 버퍼(21a)에 읽어넣어지고 다음에 크록펄스(ø2)에 동기해서 A/D 변환된 데이터(D1-D3)는 크록펄스(ø1)에 동기하여 버퍼(21b)에 읽어넣어지게 된다. 그리고 상기 버퍼(21a)에 넣어진 데이터는 크록펄스(ø1)에 의해 버퍼(22a)에 전송되어 크록펄스(ø2)에 동기하여 버퍼(22a)에서 출력된다. 또 버퍼 (21b)에 넣어진 데이터는 크록펄스(ø2)에 동기해서 버퍼(22b)에 전송되어 곧바로 버퍼(22b)에서 출력된다. 이결과 A/D 변환회로로부터 크록펄스(ø1)(ø2)의 다른 타이밍으로서 보내오는 데이터는 버퍼(22a)(22b)에서 크록펄스(ø2)에 동기한 같은 타이밍으로서 출력되어 데이터 버스라인(DB1,DB2)를 통해서 러치회로(23a)(23b)..., (24a)(24b)...로 보내진다.
한편, 러치크록 발생회로25(A)에서는 각 수평주사의 개시타이밍으로서 주어지는 러칭 타이밍 신호(D1-D3)를 크록펄스(ø2)에 동기시켜서, 즉 버퍼(21a)(21b)가 유지하고 있는 데이터가 버퍼회로(22a)(22b)를 통해서 출력된느 타이밍으로서 플립플롭(26a)에 읽어지게 넣고 앤드회로(27a) 및 플립플롭(26b)에 입력한다. 이 결과, 다음에 주어지는 크록펄스(ø1)가 앤드회로(27a)로부터 출력되어 러치회로(23a)(24a)로 러치펄스로서 보내진다. 이로 인해, 러치회로(23a)(24a)는 버퍼(22a)(22b)로부터 각각 데이터 버스라인(DB1)(DB2)를 통해서 주어지고 있는 데이터를 러치하여 (28a)(29a)에 출력한다.
이하, 마찬가지로해서 A/D 변환회로에서 크록펄스(ø1)(ø2)에 동기해서 보내지는 데이터(D1-D3)가 버퍼(21a)(21b) 및 버퍼(22a)(22b)에서 읽어내기 위해서 넣어져서 출력 타이밍이 갖추어져 러치크록 발생회로(25A)에서 출력되는 러치크록에 의해 러치회로(23a)(23b)...(24a)(24b)..에 순차로 러치한다. 그리고, 러치회로(23a)(23b)...(24a)(24b)...에 1라인분의 데이터가 러치되면 그후 러치펄스(øL)가 주어져서 러치회로(23a)(23b)...(24a)(24b)...에 러치되어 있는 데이터가 러치회로(28a)(28b)...(29a)(29b)...에 전송되어 화상데이터(D1-D3)로서 구동회로(도시하지 않음)로 보내진다.
상기와 같이 A/D 구동회로로부터의 입력데이터(D1-D3)를 버퍼(21a)(21b)에 교호로 읽어내기 위해 넣고 그후 버퍼(22a)(22b)에 의해 위상을 갖추어서 2계통의 데이터 버스라인(DB1)(DB2)를 통해서 러치회로(23a)(23b)...(24a)(24b)...로 전송하므로서 상기 제1의 실시예와 마찬가지로 각 계통의 동작주파수를 입력데이타(D1-D3)의 전송주파수의 1/2로 할수 있는 동시에 러치크록 발생회로25(A)에서 출력되는 1상의 러치크록에 의해 전송 데이터를 러치회로(23a)923b)...(24a)(24b)...에 러치할 수가 있다.
다음에 본 발명에 의한 신호전극 구동회로를 사용한 화상표시장치의 보기를 제6도에 제시한다. 제6도에서, (31)은 텔레비 수신회로이고 안테너(30)에 의해 방송전파를 수신하여 비데오신호를 A/D 변환회로(32)로 출력한다. 또 수직동기신호(Vsync)와 수평동기신호(Hsync)를 타이밍 발생회로(33)로 출력한다. 상기 A/D변환회로(32)는 입력된 아나로그 비데오신호를 상기 타이밍 발생회로(33)에서 공급되는 크록펄스(ø1)(ø2)에 의해 샘플링하여 3비트의 디지털 데이터(D1-D3)로 변환한다. 이 3비트의 디지털 데이타(D1-D3)는 신호전극 구동회로(34)에 입력된다. 이 신호전극 구동회로(34)로서는 앞에서 말한 제2도 또는 제4도의 도시한 것이 채용된다. 즉 타이밍 발생회로(33)에서 공급되는 크록펄스(ø1)(ø2) 러치 타이밍 신호(øM) 및 러치 크록(øL)(제3도 또는 제5도 참조)에 따라서 동작해서 3비트의 디지털 데이터(D1-D3)를 1수평라인분을 정리해서 계조신호를 발생회로(35)로 출력한다. 이 계조신호 발생회로(35)는 계조신호 작성펄스(øC)에 의해서 3비트의 디지털 데이터를 PWM로 변조하는 것이다. 계조신호 작성펄스(øC)는 1수평주사기간 내에 7발 발생되며 상기 계조신호 발생회로(35)는 이 계조신호 작성펄스(øC)를 상기 3비트의 디지털 데이터[000]-[111]에 응해서 0발-7발 카운트하므로서 8종류의 PWM 신호를 발생하도록 되어 있다.
상기 계조신호 발생회로(35)에서 출력되는 PWM 신호는 구동전압 발생회로(36)에 입력된다. 이 구동전압발생회로(36)는 액정표시패널(37)에 대해서 상기 PWM 신호에 응해서 ON 전압과 OFF 전압을 인가하는 것이다. 이때 타이밍 발생회로(33)에서 공급되는 프레임마다 반전하는 프레인신호(øF)에 의해 구동전압을 반전시켜 액정표시패널(37)를 교류 구동한다. (38)은 주사전극 구동회로인데 타이밍 발생회로(33)에 의해 주사개시 타이밍으로 1발 출력되는 펄스(øD)를 1주사기간마다 출력되는 시프트 크록(øN)에 의해 순차로 시프트하여 액정표시패널(27)의 주사전극을 순차로 구동한다. 이때 신호전극의 구동전압발생회로(36)와 마찬가지로 프레임신호(øF)에 의해 구동전압을 프레임마다 반전시켜서 교루구동을 행한다.
상기 타이밍 발생회로(33)는 텔레비 수신회로(31)에서 공급되는 수직동기신호(Vsync), 수평동기신호(Hsync)에 동기해서 상기 동 각종 타이밍 신호를 발생하는 것이다. 이상과 같이 구성되는 화상표시장치에 있어서, 텔레비 수신회로(31)에서 수신된 비데오신호는 A/D 변환회로(32)에서 디지털 데이터로 변환되어 신호전극 구동회로(34)내를 A/D 변환회로(32)로부터의 전송주파수의 1/2의 주파수로서 전송되어 계조신호 발생회로(35), 구동전압 발생회로(36)를 통해서 액정표시패널(37)의 신호전극에 공급된다. 그리고, 주사전극 구동회로(38)의 주사에 의해 멀티페렉스 표시가 행해진다.
제7도는 화상표시장치의 또 다른 실시예의 요부를 가르키는 것이다. 텔레비 수신호(도시하지 않음)에서 출력되는 비데오신호는 A/D 변환기(32A) 및 (32B)로 공급된다. A/D 변환기(32A)는 크록펄스(ø1)의 타이밍으로서 비데오 신호를 샘플링하여 크록펄스(ø2)의 타이밍으로서 출력한다. 또 A/D 변환기(32B)는 크록펄스(ø2)의 타이밍으로서 비데오 신호를 샘플링하여 크록펄스(ø1)의 타이밍으로서 출력한다.
A/D변환기(32A)에서 출력되는 디지털 데이터(D1-D3)는 도시하지 않으나 신호전극 구동회로내의 제1의 버퍼회로(제2도 또는 제4도의 21b에 상당)에 크록펄스(ø1)의 타이밍으로 읽어내기 위해 넣어지며, A/D 변환기(32B)에서 출력되는 디지털 데이터(D1-D3)는 신호전극 구동회로내의 제2의 버퍼회로(제2도 또는 제4도의 21a에 상당)에 크록펄스(ø2)의 타이밍으로서 넣어지도록 되어 있다.
이와 같이 구성하므로서, A/D 변환기의 동작주파수를 1/2로 저감시킬수가 있다. 그리고, 상기 각 실시예에서는 신호전극 구동회로내에서 데이터를 2계통으로 전송하도록 했는데 3계통이상으로서 전송하도록 해도좋다. 또 상기 각 실시예에서의 표시수단으로서 액정표시패널을 사용했는데 이에 한정되는 것은 아니고 EL나 프라즈마 디스플레이 등의 다른 표시장치를 사용해도 좋다.
이상에서 상기한 것처럼 본 발명에 의하면 복수의 러치회로에 대해 러치펄스를 순차로 시프트해 나가서 화상데이타를 순차로 러치하고 상기 러치회로에 러치시킨 화상데이터에 따라서 돗드 매트릭스형 표시패널의 신호 전극을 복수계조의 신호로서 표시 구동하는 화상표시장치에 있어서, 화상입력데이타를 2상의 크록펄스에 의해 버퍼회를 통해서 교호로 끄집어 내어서 그 데이터를 2상의 러치크록에 의해 러치회로로 전송하도록 했으므로 회로의 동작주파수를 화상입력데이터의 전송주파수의 1/2로 할 수가 있다. 또 본 발명은 화상입력데이터를 2상의 크록펄스에 의해 버퍼회로를 통해서 2계통으로 나누고 또한 각 계통의 출력데이터를 동위상의 데이터로 변환해서 각각 계통별로 데이터 버스라인을 통해서 러치회로로 전송하도록 했으므로 각 계통의 동작주파수를 화상 입력데이터의 전송주파수의 1/2로 할 수가 있으며, 또한 2계통의 러치회로에 대해서 크록 1상의 러치크록로서 전송 데이터를 러치시킬 수가 있다.
이로인해 러치회로에 대한 러치크록의 신호선이 한 개로도 될뿐만 아니라 러치크록의 작성회로를 간이화할 수가 있다.

Claims (2)

  1. 복수개의 러치회로에 대해서, 러치펄스를 순차로 시프트해 나가서 화상데이타를 순차로 러치하고, 상기 러치회로에 러치시킨 화상데이타에 따라서 돗트 매트릭스형 표시패널의 신호전극을 복수계조의 신호로서 표시구동하는 화상표시장치에 있어서, 입력되는 n비트의 화상데이타를 위상이 다른 크록펄스로서 순차로 넣어지는 1조의 버퍼회로와, 러치 타이밍신호를 m상의 크록펄스에 의해 순차로 시프트해서, 순차위상이 다른 m상의 러치크록을 발생하는 러치 크록발생회로와, 상기 버퍼회로에 보지된 데이터를 상기 크록펄스 발생회로에서 출력되는 m상의 각 러치크록에 동기시켜 순차로 러치하는 복수의 러치회로와, 이 복수의 러치회로에 기억된 데이터를 소정의 타이밍으로 일괄해서 구동회로에서 읽어내는 수단을 구비한 것을 특징으로 하는 화상표시장치.
  2. 복수의 러치회로에 대해서, 러치펄스를 순차로 시프트해나가서, 화상데이타를 순차로 러치하고, 상기 러치회로에 러치시킨 화상데이타에 따라서 돗드 매트릭스형 표시패널의 신호전극을 복수계조의 신호로서 표시구동하는 화상표시장치에 있어서, 입력되는 n비트의 화상데이터를 위상이 다른 크록펄스로서 순차로 넣어주는 1조의 버퍼회로와, 이 1조의 버퍼회로의 보지데이타를 각각 버퍼회로를 통해서 같은 타이밍으로서 각 계통의 데이터 버스라인에 출력하는 수단과, 러치 타이밍회로를 크록펄스에 의해 순차로 시프트하여 순차 위상이 다른 러치크록을 발생하는 러치크록 발생회로와, 상기 계통별로 데이터 버스라인을 통해서 보내져오는 데이터를 상기 러치크록 발생회로에서 출력되는 러치크록에 의해 순차로 러치하는 m계통의 러치회로와, 이 m계통의 러치회로에 기억되는 데이터를 소정의 타이밍으로서 일광해서 구동회로에서 읽어내는 수단을 구비한 것을 특징으로 하는 화상표시장치.
KR1019880015715A 1987-11-30 1988-11-28 화상표시장치 KR910005519B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62-302723 1987-11-30
JP62302723A JP2638010B2 (ja) 1987-11-30 1987-11-30 画像表示装置
JP?62-302723 1987-11-30

Publications (2)

Publication Number Publication Date
KR890008745A KR890008745A (ko) 1989-07-12
KR910005519B1 true KR910005519B1 (ko) 1991-07-31

Family

ID=17912390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015715A KR910005519B1 (ko) 1987-11-30 1988-11-28 화상표시장치

Country Status (3)

Country Link
US (1) US4965566A (ko)
JP (1) JP2638010B2 (ko)
KR (1) KR910005519B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0339787A (ja) * 1989-07-06 1991-02-20 Sharp Corp 液晶表示装置の駆動回路
US5229761A (en) * 1989-12-28 1993-07-20 Casio Computer Co., Ltd. Voltage generating circuit for driving liquid crystal display device
JP2719224B2 (ja) * 1990-09-28 1998-02-25 シャープ株式会社 表示装置の駆動回路
US6023260A (en) * 1995-02-01 2000-02-08 Seiko Epson Corporation Liquid crystal display device, driving method for liquid crystal display devices, and inspection method for liquid crystal display devices
KR0161918B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버
GB2319131B (en) * 1996-11-08 1998-12-23 Lg Electronics Inc Driver for a liquid crystal display
US6437766B1 (en) 1998-03-30 2002-08-20 Sharp Kabushiki Kaisha LCD driving circuitry with reduced number of control signals
JP6718996B2 (ja) * 2019-01-17 2020-07-08 ラピスセミコンダクタ株式会社 表示デバイスのドライバ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1512062A (en) * 1974-05-13 1978-05-24 Sony Corp Colour video display apparatus
JPS52151744U (ko) * 1976-05-14 1977-11-17
JPS57201295A (en) * 1981-06-04 1982-12-09 Sony Corp Two-dimensional address device
JPS5927687A (ja) * 1982-08-04 1984-02-14 Casio Comput Co Ltd ポケツタブルテレビジヨン受像機
JPS5961818A (ja) * 1982-10-01 1984-04-09 Seiko Epson Corp 液晶表示装置
JPS59138184A (ja) * 1983-01-28 1984-08-08 Citizen Watch Co Ltd マトリクスカラ−テレビパネル駆動回路
US4822142A (en) * 1986-12-23 1989-04-18 Hosiden Electronics Co. Ltd. Planar display device
JPS62271570A (ja) * 1987-02-06 1987-11-25 Seiko Epson Corp 液晶表示装置のａｄ変換方式

Also Published As

Publication number Publication date
US4965566A (en) 1990-10-23
JPH01142796A (ja) 1989-06-05
KR890008745A (ko) 1989-07-12
JP2638010B2 (ja) 1997-08-06

Similar Documents

Publication Publication Date Title
KR100859666B1 (ko) 액정표시장치의 구동장치 및 구동방법
JP4145375B2 (ja) 液晶表示装置のデータ駆動装置及び駆動方法
KR100365035B1 (ko) 반도체장치 및 표시장치모듈
EP0221307B1 (en) Signal electrode drive apparatus for use in a liquid crystal display
KR100324843B1 (ko) 액정표시제어장치, 그것을 사용한 액정표시장치 및 정보처리장치
KR950010135B1 (ko) 디스플레이 장치용 열 전극 구동회로
KR100209540B1 (ko) 칼라 평면 표시기를 이용한 디지탈 오실로스코프 및 오실로스코프에서의 데이타 표시 방법
US6256005B1 (en) Driving voltage supply circuit for liquid crystal display (LCD) panel
KR910005519B1 (ko) 화상표시장치
KR100372847B1 (ko) 반도체장치 및 표시장치모듈
KR940008177B1 (ko) 디스플레이 패널용 인터페이스
JPH11202834A (ja) 液晶表示装置
JPH0628423B2 (ja) 画像表示装置
JP2004341497A (ja) 液晶ディスプレイ装置
JP2825214B2 (ja) 表示装置の駆動回路
EP0395429B1 (en) Image display apparatus
KR900006290B1 (ko) Crt 표시제어장치
KR100415620B1 (ko) 액정표시장치 및 그 구동방법
KR100950513B1 (ko) 액정표시장치 및 그 구동 방법
JPH0657058B2 (ja) 画像表示装置
KR100874644B1 (ko) 데이터 전송장치 및 방법
JP2023041178A (ja) 表示ドライバ及び表示装置
JPH03200282A (ja) 画像表示装置
JPH071622Y2 (ja) 液晶表示装置
JPS6375790A (ja) デイジタル・アナログ変換装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070723

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee