KR910001787B1

KR910001787B1 - 기판상에 전기전도회로를 형성하는 방법

Info

Publication number: KR910001787B1
Application number: KR1019870010842A
Authority: KR
Inventors: 야마히로 이와사; 요이찌 오바; 이사오 무로오까
Original assignee: 가부시기가이샤 아사히 가가꾸 겡큐쇼; 야마히로 이와사
Priority date: 1986-09-30
Filing date: 1987-09-29
Publication date: 1991-03-23
Also published as: KR880004725A; GB2197133A; GB8722813D0; FR2606579A1; US4837050A; DE3730953C2; NL8702082A; DE3730953A1; GB2197133B

Abstract

내용 없음.

Description

기판상에 전기 전도 회로를 형성하는 방법

제1도 내지 제3도는 본 발명의 제1실시예를 도시한 것으로서, 제1도는 제1층 및 제2층 회로를 형성하도록 금속도금이 완료된 본 발명의 실체부분을 도시한 평면도.

제2도는 전기전도 구리 페이스트가 코팅된 제1도의 화살표 Ⅱ-Ⅲ을 따라 취해진 측단면도.

제3도는 금속 도금이 완료된 제1도의 화살표 Ⅱ-Ⅲ을 따라 취해진 측단면도.

제4도는 본 발명의 제2실시예의 실체부분을 도시한 평면도.

제5도는 본 발명의 제3실시예의 실체부분을 도시한 평면도.

제6도 내지 제8도는 본 발명의 제4실시예를 도시한 것으로서, 제6도는 제1층 및 제2층 회로를 형성하도록 금속도금이 완료된 본 발명의 실체부분을 도시한 평면도.

제7도는 전기전도 구리 페이스트가 코팅된 제6도의 화살표 Ⅶ-Ⅷ을 따라 취해진 측단면도.

제8도는 금속 도금이 완료된 제6도의 화살표 Ⅶ-Ⅷ을 따라 취해진 측단면도.

제9도는 본 발명의 제5실시예의 실체부분을 도시한 평면도.

제10도는 본 발명의 제6실시예의 실체부분을 도시한 평면도.

제11도 내지 제13도는 본 발명의 제7실시예를 도시한 것으로서, 제11도는 제1층 및 제2층 회로를 형성하도록 금속 도금이 완료된 본 발명의 실체부분을 도시한 평면도.

제12도는 전기전도 구리 페이스트가 코팅된 제11도의 화살표 ⅩⅡ-ⅩⅢ을 따라 취해진 측단면도.

제13도는 금속 도금이 완료된 제11도의 화살표 ⅩⅡ-ⅩⅢ을 따라 취해진 측단면도.

제14도는 본 발명의 제8실시예의 실체부분을 도시한 평면도.

제15도 및 제16도는 종래 기술을 도시한 것으로서, 제15도는 종래 기술의 실체부분을 도시한 평면도.

제16도는 제15도의 화살표 ⅩⅥ-ⅩⅥ을 따라 취해진 측단면도.

* 도면의 주요부분에 대한 부호의 설명

11,21,31 : 기판 12,22,32 : 구리적층

l2d,14d : 전극 13,23,33 : 내도금 레지스트

14,24,34 : 전기전도구리 페이스트 14c,24c,34c : 중공

C1 : 제1층 회로 C2 : 제2층 회로

15,25,35 : 구리도금층 15a,25a : 환상면

본 발명은 구리박막이 그 한 측면상에 부착된 프린트 기판상에 전기전도 회로를 형성하는 방법에 관한 것으로서, 특히, 금속도금에 적합한 신개발된 전기전도 구리 페이스트를 효과적으로 이용함으로써, 훌륭한 전기전도성을 갖는 회로들을 형성하는 방법에 관한것으로, 여기에서 기판의 한 측면 상에는 복수의 전극을 갖는 제1층 회로와 상기 제2층 회로의 전극들에 연결되게 형성된 복수의 링 형상 전극을 갖는 제2층 회로의 적어도 2층 회로가 형성되고, 상기 제2층 회로의 각 전극은 외주면 및 내주면에 의해 형성됨과 아울러 내주면에 의해 형성된 중공(central opening)을 가지며, 소정의 층 두께로 제1층 및 제2층 회로의 전극상에 도포된 금속도금은 두회로 사이에 전기 전도 경로를 제공함과 동시에 제1층 회로에 접속되는 금속도금층의 전체 길이를 연장시키고, 금속 도금층은 전기 전도성을 증가시키고 제1층 회로에 대한 제2층 회로의 접착력을 증대시키도록 확대된 단면적을 갖는 전기전도회로 형성방법에 관한 것이다.

통상, 기판상에 형성되는 다소 복잡한 회로들은 서로 전기접속될 몇몇 부분을 갖는다. 현재까지는, 기판의 한면에 2층 이상의 회로를 형성하기란 산업적으로 불가능 하였기에 상기 기판의 각 측면에 부착된 구리적층을 에칭함으로서 기판의 한 측면에 하나의 회로를 형성하고 기판의 다른 측면에 다른 하나의 회로를 형성하여, 기판의 수직방향으로 연장된 통공(through-hole)에 의해 두 회로를 서로 전기접속 하였었다.

이러한 종래의 방법에 따르면, 기판의 양측면상에 구리적층을 부착하고, 기판상에 회로가 형성되도록 각각의 구리적층을 에칭한 다음, NC 장치에 의해 기판내에 많은 통공을 형성하는 것이 요구된다. 따라서, 사용될 재료비 및 처리단계를 포함한 제조 비용이 상당히 커지며, 또한 제조능률이 떨어진다.

그러므로, 기판의 한 측면상에 2층 회로 이상을 형성하는 것이 바람직하다. 이러한 요구조건을 만족시키기 위해서는, 저렴하고 전기전도성이 우수하며 특히 구리도금과 같은 금속도금에 적합한 전기전도 페이스트를 개발하는 것이 필요하다. 이와 같은 전기 전도 구리 페이스트의 개발은, 구리가 금과 같은 귀금속에 비하여 열에 의해 매우 쉽게 산화되어 전기저항의 증가 및 납땜 효과의 저하를 초래하기 때문에 극히 곤란하다. 또한, 가열 및 경화된 전기전도 구리 페이스트에 금속 도금을 도포하기 위해서는, 잇다른 금속도금을 실행하기 위한 구리 입자들을 수지층의 결합제 가운데에서 구리 페이스트의 표면에 용착시키기 위하여 촉매제에 의해 구리 페이스트의 표면을 활성화시킬 필요가 있었다.

일본국 실용신안 등록 출원(실개소 55-42460호)에는 기판의 한 측면상에 2층 회로 이상을 형성하기 위한 방법에 개시되어 있는데, 여기서는, 절연 필름을 형성하기 위해 고절연 레지스트 폴리부타디엔이 사용되며, 베이스회로가 20%의 페놀수지, 63%의 구리 입자 및 17%의 용매로된 접착 페이스트를 상기 베이스회로상에 코팅되도록 구리필름으로 복개되고, 그리고 무전해 도금이 200㎛까지의 도금 필름을 형성하도록 접착 페이스트에 도포된다. 그러나 이러한 방법은 상술된 바와 같은 결점에 기인하여 현재까지 결코 실시된적이 없었다.

본 출원인은 종래 기술의 결점을 전부 제거할 수 있도록 여러해 동안 전기전도 구리 페이스트의 개발을 위한 연구를 계속해온 결과, 마침내 산업적으로 이용할 수 있는 구리 페이스트의 실현에 성공하였다. 그것은 아사히 화학연구소에 의해 개발된 전기전도 구리 페이스트들, 즉 ACP-020, ACP-030 및 ACP-007P인데, 이는 구리 입자, 합성수지 및 예를들어 첨가제로서의 소량의 안트 라센으로 구성되는 것이다.

상기 구리 페이스트 ACP-020은 80중량%의 구리 입자 및 20중량%의 합성수지로 구성되며, 이는 전기전도성은 우수하지만 납땜 특성은 그다지 양호하지가 않다. 구리 페이스트 ACP-030은 85중량%의 구리 입자와 15중량%의 합성수지에 의해 구성되는데, 이는 전기 전도성에 있어서는 구리 페이스트 ACP-020만큼 양호하지 않으나 납땜 특성에 있어서는 우수하다. 또, 구리 페이스트 ACP-007P는 구리 페이스트 ACP-030을 개량한 것으로서, 이는 촉매 처리할 필요없이 그 경화된 표면에 도포될 화학구리도금과 금속도금을 행한 것이며 금속도금 특성이 극히 우수하다.

본 발명에 따르면 전기전도 구리 페이스트 ACP-007P가 사용된다. 이 구리 페이스트는 금속 도금을 행한 제1층 회로상에 코팅된 다음 가열 및 경화된다. 이어서, 제1층 회로상에 제2층 회로를 형성하도록 금속도금이 구리 페이스트에 도포되어, 전자가 후자에 전기 접속됨으로서, 기판의 한 측면상에 적어도 2층 회로를 형성한다.

사실상, 이러한 방법은 본 출원인에 의한 일본국 특허출원 제60-216041호에 개시되어 있다. 상기 방법에 따르면, 제15도 및 제16도에 도시된 바와같이, 제1층 회로(C1)가 구리적층을 에칭함으로써 기판(1)의 한 측면에 부착된 구리적층(2)상에 형성된다. 이어서, 제1층 회로상에 형성될 부가회로에 전기접속되는 제1층 회로의 부분(2a, 2b)을 제외하고는 기판상에 전부 프린팅하는 방법으로 도금 레지스트(3)가 코팅되는데, 상기 레지스트(3)는 투명하기 때문에 제15도에서는 볼수가 없게되어 있다. 다음, 금속 도금에 특히 적합한 전기전도 구리 페이스트(4)(ACP-007P)는 그위에 레지스트가 코팅되지 않은 부분상에서 스크린 프린팅법에 의해 코팅되어, 가열 및 경화된 다음 세척 및 세정된다. 그리고, 금속 도금으로써 화학구리도금이 전기전도 구리 페이스트(4)에 도포되어 그위에 구리도금층(5)을 형성함으로써, 구리도금층 및 전기전도 구리 페이스트(4)의 제2층 회로(C2)를 제공한다. 따라서, 적어도 2층 회로(C1,C2)가 기판의 한 측면상에 형성된다.

그러나, 이와같은 방법에 따르면, 제15도에서 도시된 바와같이 제1층 회로(C1)의 각 전극(2d)상에 코팅된 전기 전도 구리 페이스트(4)는 원호로 형성된 단부(4a)를 가진 소정폭의 봉 모양으로 된다. 이러한 접속에 있어서, 전극(2d)에 대한 구리도금층(5)의 전기전도성은 제1층 회로(C1)의 전극(2d)에 접속되는 구리 도금층(5)의 전체 두께면적(5a), 즉 제15도에서 점선으로된 면적에 의존한다. 다시말해서, 상기한 전도성은 제1층 회로 및 제2층 회로(C1, C2)사이에 제공된 전기전도 경로의 단면적에 대한 크기에 의존한다. 또한, 제1층 회로(C1)에 대한 제2층 회로(C2)의 접착력은 전극(4d)의 외주면(4e)을 포함하는 제2층 회로(C2)의 각 전극(4d)의 면적에 의존한다. 그러므로, 제2층 회로(C2)의 전극(4d)의 형상은 소망하는 전기전도성 및 제1층 회로(C1)에 대한 제2층 회로(C2)의 소망하는 접착력을 제공하는데는 충분하지 않다.

본 발명은 종래 기술의 결점을 제거하기 위해 이루어진 것으로서, 그 목적으로 하는 바는, 제1층 회로의 각 전극상에 코팅된 전기전도 구리 페이스트의 외주면 및 내주면에 의해 형성되고, 상기 내주면에 의해 중공이 형성되며, 또한 제2층 회로의 각 전극에 금속도금으로 도포된 소정두께의 금속도금층에 의해 형성되어 전기전도 구리 페이스트의 외주면 및 내주면에서 제1층 회로의 전극에 접속되는 제2층 회로의 각 전극을 형성하는 것이며, 또한, 제1층 회로 및 제2층 회로 사이에 전기전도 경로의 전기전도성을 향상시킴과 동시에 제1층 회로에 대한 제2층 회로의 접착력을 향상시키도록 단면적이 증가된 전기전도 경로를 제공하는 금속도금층을 형성하는 것이다.

본 발명의 한 특징에 따르면, 복수의 전극을 가지며 특히 금속도금에 적합한 제1층 회로가 한 측면상에 형성되는 기판과, 상기 제1층 회로의 전극들상에 코팅되어 가열 및 경화되며 특히 금속도금에 적합한 전기전도 구리 페이스트를 구비하고, 상기 제1층 회로 및 전기전도 구리 페이스트상에 소정의 두께로 코팅되는 금속도금이 상기 제1층 회로상에 이 회로와 서로 전기접속될 제2층 회로를 형성하여, 상기 기판의 한 측면상에 적어도 2층 회로를 형성하도록, 기판상에 상기 전기전도회로를 형성하는 방법에 있어서, 상기 제1층 회로의 각 전극 내부에 위치된 외주면 및 내주면에 의해 형성되고 중공을 구비한 링 형상으로 상기 제2층 회로의 전극을 상기 제1층 회로상에 형성하여, 소정두께의 상기 금속도금이 상기 제1층 회로 및 제2층 회로를 내부의 단면적이 증가된 전기전도 경로를 가지고 서로 전기접속할 수 있도록 상기 전기전도 구리 페이스트를 상기 제1층 회로의 상기 각 전극상에 코팅하는 단계를 포함한다.

본 발명의 또 다른 특징에 따르면, 복수의 전극을 가지며 특히 금속도금에 적합한 제1층 회로가 한 측면상에 형성되는 기판과, 제1층 회로의 상기 전극들상에 코팅되어 가열 및 경화되며 특히 금속도금에 적합한 전기전도 구리 페이스트를 구비하고, 상기 제1층 회로 및 전기전도 구리 페이스트상에 소정두께로 코팅되는 금속도금이 상기 제1층 회로상에 이 회로와 서로 전기접속될 제2층 회로를 형성함으로써, 상기 기판의 한 측면상에 적어도 2층 회로를 형성하도록, 기판상에 전기전도회로를 형성하는 방법에 있어서, 상기 제1층 회로의 각 전극의 외측에 위치된 외주면과 그리고 내주면에 의해 형성되고 중공을 구리한 링 형상으로 상기 제2층 회로의 전극을 상기 제1층 회로상에 형성하여, 상기 제2층 회로의 각 전극이 긴 외주면을 갖는 확대된 면적으로 가질 수 있게함과 동시에, 상기 소정두께의 금속도금이 상기 제2층 회로의 각 전극을 형성하는 상기 중공의 내주면 및 상기 외주면의 일부분에서 상기 제1층 회로 및 제2층 회로간의 전기전도 경로를 제공할 수 있도록 상기 전기전도 구리 페이스트를 상기 제1층 회로의 각 전극상에 코팅하는 단계를 포함한다.

본 발명에 또다른 특징에 따르면 복수의 전극을 가지며 특히 금속도금에 적합한 제1층 회로가 그 한 측면상에 형성되는 기판과, 상기 제1층 회로의 전극들상에 코팅되어 가열 및 경화되며 특히 금속도금에 적합한 전기전도 구리 페이스트를 구비하고, 상기 제1층 회로 및 전기전도 구리 페이스트들상에 소정의 두께로 코팅되는 금속도금이 상기 제1층 회로상에 이 회로와 전기접속될 제2층 회로를 형성하여, 상기 기판의 한측면상에 적어도 2층 회로를 구성하도록, 기판상에 전기전도회로를 형성하는 방법에 있어서, 상기 제1층 회로전극의 내측에서 그 외측까지 각각 부분적으로 연장되는 일련의 원호를 따라 형성된 외주면과 그리고 내주면에 의해 형성되는 상기 제2층 회로의 전극을 형성하는데, 소정두께의 금속도금이 상기 제1층 회로 및 제2층 회로 사이에 전기전도 경로를 제공하도록 상기 제2층 회로의 상기 전극의 외주면에서 상기 제1층 회로에 부분적으로 접속되게 함과 동시에, 상기 제2층 회로를 상기 기판에 부착하도록 상기 외주면의 외측에서 상기 기판에 부분적으로 접속될 수 있게끔 상기 전기전도 구리 페이스트를 상기 제1층 회로의 상기 각 전극들상에 코팅하는 단계를 포함한다.

본 발명의 다른 특징 및 장점들은 첨부된 도면에 도시된 본 발명의 양호한 실시예에 관한 다음의 설명으로부터 명백해 질 것이다.

이하, 도면에 도시된 본 발명의 양호한 실시예에 대해 상세히 설명한다. 제1도 및 제2도에 있어서, 기판(11)은 그 한 측면상에 부착되는 구리적층(12)을 갖는데, 여기서 제1층 회로(C1)는 에칭법에 의해 형성된다.

이어서, 상기 제1층 회로(C1)상에 형성될 제2층 회로(C2)에 전기 접속되는 부분(12a, 12b)을 제외한 기판(11)의 측면에는 프린팅법에 의해 내도금 레지스트(13)가 코팅된다. 따라서, 기판(11)은 제2층 회로(C2)가 접속될 부분을 제외한 부분(11a)상에 내도금 레지스트(13)가 복개된다.

금속 도금에 특히 적합한 전기 전도 구리 페이스트(14)는 기판상에서 레지스트(13)가 전혀 코팅되지 않은 부분상에 스크린 프린팅법에 의해 코팅되어, 가열 및 경화된 후 세정된다. 다음 제3도에 도시된 바와 같이, 금속도금의 일례로서의 화학구리도금이 전기전도 구리 페이스트상에 도포되어, 구리 도금층(15)을 제2층 회로(C2)로서 형성한다. 따라서 기판(11)은 그 한 측면상에서 서로 전기접속되는 적어도 2층 회로(C1,C2)를 갖는다.

본 발명에 따르면, 제1층 회로(C1)가 한쌍의 원형전극(12d, 12d)을 가지며, 전기전도 구리 페이스트(14)는 상기 각 전극(12d, 12d)상에 링 형상으로 코팅되어 제2층 회로(C2)의 상기 한쌍의 링 형상의 전극(14d)을 형성하는데, 상기 제2층 회로(C2)에는 각 전극(14d)의 외주면(14e) 및 내주면(14f)이 제1층 회로(C1)의 각 전극(12d) 내부에 배치되도록 압인된 중공(14c)이 그 내부에 제공된다. 따라서, 제2층 회로(C2)의 각 전극(14d)은 상기 각 전극(14d)의 외주 및 내주면(14e,14f)상에 소정두께의 환상면(15a)을 제공하는 구리도금층(15)을 통해 각 전극에 전기 접속됨으로써 구리도금층(15)의 전기전도 경로의 단면적을 크게할 수 있다.

제1도에서, 내도금 레지스트(13)는 투명하게 볼수 업게 되어 있고, 제2층 회로(C2)의 전기 전도 구리 페이스트(14)상에 복개된 구리 도금층(15)의 일부분인 소정 두께의 환상면(15a)은 제2층 회로(C2)를 제1층 회로(C1)에 전기 접속하기 위한 점선영역으로 도시되어 있다. 구리 도금층(15)의 환상면(15a)은 도시된 바와 같이 동축으로 2중 도포되므로, 제15도 및 제16도에서 도시된 바와같은 종래 기술의 환상면(15a)보다 두배 이상의 전체 단면적을 갖는다. 아울러, 제1층 회로(C1)의 일부인 압인된 중공(14c)의 하부에는 구리도금층(15)이 복개되어, 제1층 회로(11)에 대한 제2층 회로(C2)의 부착력을 향상시키며, 이에 따라 전기전도성도 향상된다.

전기전도성 구리 페이스트(14)의 각 전극들(14d)의 외주면 및 내주면 (14e,14f)상에 소정두께의 구리도금층(15)의 환상면(15a)을 형성하기 위해서는, 기판(11)상에 내도금 레지스트(13)를 코팅하는 반면에, 전기전도 구리 페이스트(14)의 각 전극(14d)의 외주면(14e) 둘레에 제공된 구리도금 두께에 대응하는 여유(clearance) (16)상에 레지스트(13)가 코팅되는 것을 억제하는 것이 필요하며, 아울러 제2도에 도시된 바와 같은 제1층 회로(C1)의 압인된 중공공간(14c)의 하부상에 레지스트(13)가 코팅되지 않게 하는 것이 필요하다.

본 발명에 따르면, 제1층 회로(C1)는 기판(11)상에 부착된 구리적층(12)을 에칭함으로써 형성된다. 그러나, 제1층 회로는 구리적층 대신에 기판(11)의 한 측면상에 코팅되어 가열 및 경화된 후 구리도금이 행해지는 전기전도 구리 페이스트(14)에 의해 형성될 수 있다. 또한, 상기 제1층 회로(C1)는 구리 이외의 금속에 의해서도 형성될 수 있다.

내도금 레지스트(13)는 아사히 화학연구소에 의해 개발된 레지스트 CR-2001 형이 바람직하다. 상기 레지스트는 상술된 바와같은 방식으로 기판(11)상에 코팅된 다음, 예를들어 30분 동안 150℃로 가열되어 경화된다. 그리고, 전기전도 구리 페이스트(14)는 아사히 화학연구소에 의해 개발된 페이스트 ACP-007P가 바람직하다. 이 페이스트가 상기 기술된 바와같은 방식으로 기판(11)상에서 스크린 프린팅법으로 코팅된후, 30-60분 동안 150℃로 가열 및 경화된다.

구리 도금층(15)의 형성이전의 예비 처리 단계에 있어서는, 전기전도 구리 페이스트(14)를 4∼5중량%의 가성소다(NaOH) 수용액으로 수분동안 세정한 다음, 5∼10중량%의 염산(HCI) 수용액으로 수분동안 표면처리한다. 이와 같이 표면처리에 의해, 많은 구리 입자들이 그 결합제 가운데에서 전기전도 구리 페이스트의 표면상에 나타나서, 차후의 구리도금을 효과적으로 행하도록 많은 핵들을 제공한다. 그러므로, 무전해 구리 도금시 정상적으로 시행되는 촉매처리는 행할 필요가 없게 된다.

화학 구리 도금에 있어서는, 기판(11)을 화학 구리 도금조 속에 침지하여 제3도에 도시된 바와같은 전기전도 구리 페이스트(14)의 표면에 화학구리도금을 형성하고 이에 따라 구리도금층(15)을 형성한다. 이 경우, 화학구리 도금조는, pH 농도가 11∼13이고, 65℃∼76℃의 온도로 이루어지며, 형성될 구리도금(15)의 두께는 5㎛ 이상이고, 또한 도금속도는 시간당 1.5㎛-3㎛이다.

제1도 내지 제3도에 도시된 바와 같이, 구리도금층(15)이 형성된 기판(11)은 오버코팅(도시생략)으로 복개되며 (이는 아사히 화학연구소에 의해 개발된 내도금 레지스트 CR 2001이 바람직함), 이어서 가열 및 경화된다. 이와같은 방법으로, 기판(11)은 그 한 측면상에 2개의 중첩회로(C1,C2)가 형성된다.

본 실시예에 따르면, 구리도금이 전기전도 구리 페이스트(14)에 도포된다. 그러나, 상기 도금이 구리 도금에만 제한되지 않는다는 것을 말할 필요조차 없다. 상기 도금은 은도금, 금도금 등으로 될수도 있다. 또한, 상기 언급된 공정들의 반복에 의해 2개의 중첩회로(C1,C2)를 복개한 오버코팅상에 부가회로가 형성될 수도 있다.

제4도는 본 발명의 제2실시예를 도시한 것으로, 여기서는 제2층 회로(C2)의 각 전극(14d)의 내주면(14f)이 원형 외주면 (14e)과는 대조적으로 교차 형상으로 형성되므로, 소정 두게의 구리 도금면(15a)이 제1실시예의 구리 도금면보다 덜 두꺼워진다. 따라서, 구리도금의 전기전도 경로의 단면적이 보다 커지며, 또한 제1층 회로(C1)에 대한 제2층 회로(C2)의 부착력이 훨씬 더 커지게 된다.

제5도는 본 발명의 제3실시예를 도시한 것으로, 여기서는 제2층 회로(C2)의 각 전극(14d)의 외주면 및 내주면(14e, 14f)이 일련의 웨이브형 원호로서 형성되는데, 이에 따라 소정두께의 구리도금층면(15a)의 전체 길이가 제1실시예의 전체 길이보다 더 길게되어 구리도금(15)의 전기전도 경로의 단면적이 제1 및 제2실시예의 단면적보다 더 증가된다. 따라서 제1층 회로(C1)에 대한 제2층 회로(C2)의 부착력이 더 커지게 된다.

본 발명의 제4실시예는 제6도 내지 제8도를 참고하여 설명된다. 기판(21)에는 그 한 측면에 구리적층(22)이 부착되는데, 이 구리적층(22)은 통상 주지된 방식으로 에칭공정에 의해 형성된 제1층 회로(C1)를 제공한다.

기판(21)에는 제1층 회로(C2)상에 형성된 부가 회로에 전기 접속되어야 하는 부분(22a,22b)을 제외하고 상기 기판상에 프린팅 코팅법에 의해 내도금 레지스트(23)가 코팅된다. 따라서, 레지스트(23)는 기판(21)의 부분(21a)위에 모두 코팅되는데, 상기 부분(21a)은 상기 부가회로에 반드시 전기접속되어야 할 필요는 없고, 또한 제1층 회로(C1)의 부분이 상기 기판상에 형성되어야 할 필요도 없다.

그리고, 금속도금에 특히 적합한 전기전도 구리 페이스트(24)는 레지스트(23)가 기판상에 코팅되지 않은 기판의 모든 부분위에 스크린 프린팅법으로 코팅된다. 이어서, 기판(21)이 가열되어 구리 페이스트(24)를 경화시키며 그후 세정된다.

다음 위치에 있어서, 금속 도금으로서의 화학구리도금이 전기전도 구리 페이스트에 도포되어, 기판상에 구리도금층(25)을 형성하는데, 그에 따라 제8도에 도시된 바와같이 구리도금층(25) 및 전기전도 구리 페이스트(24)의 제2층 회로(C2)를 제공하게 된다. 따라서, 적어도 2층 회로(C1,C2)가 서로 전기접속되도록 기판(21)의 한 측면상에 형성된다.

본 실시예에 따르면, 전기전도 구리 페이스트(24)는 제2층 회로(C2)의 각 전극(24d)이 제1층 회로(C1)의 각 전극(22d)의 외주면(22e)상에 배치되는 외주면(24e)을 가짐과 아울러 기판상에 제공되는 압인된 중공 개구(24c)를 갖도록 기판(21)상에 링 형상으로 코팅된다.

이와같이, 제2층 회로(C2)가 확대된 면적의 전극(24d) 및 외주면(24e)을 가지며, 또한 소정두께의 환상면(25a)을 갖는 구리도금층(25)이 중공(24c)의 내주면(24f) 및 중공(24c)의 외주면(24e)의 일부분에서 제1층 회로(C1)에 접속되어, 제1층 회로 및 제2층 회로(C1,C2) 사이에 전기전도 경로를 형성한다.

제6도에서, 내도금 레지스트(23)는 투명하여 볼수가 없게되어 있고, 제2층 회로(C2)의 전기전도 페이스트(24)를 덮는 구리 도금층(25)와 환상면(25a)의 점선영역은 전기전도 경로를 형성하도록 제1층 회로(C1)에 접속된다. 도시된 바와같이, 전기전도 경로의 전체 면적은 제1층 회로(C1)의 전극(22d)에 대한 중심부분만에 형성된 환상면(25a) 및 그 전극 이외의 다른 제1층 회로(C1)의 부분에 대해 교차식으로 연장되는 구리도금(25)의 일부(25a)로 구성된다. 따라서, 전기전도 경도는 비교적 큰 단면적을 가지며, 또한 제2층 회로(C2)는 제1층 회로(C1)의 외부면(24g)상에 형성되는 제2층 회로(C2)의 전극(24d)의 부가부분과 함께 증가된 부착력에 의해 제1층 회로(C1)에 접속된다.

제2층 회로(C2)의 중공(24c)이 선택적으로 변화될 수 있음은 말할 필요가 없다. 또한, 중공(24c)은 그 하부면에 레지스트(13)가 코팅되지 않기 때문에, 제8도에 도시된 바와같이 그 하부면에는 전체적으로 구리 도금층(25)이 코팅되며, c 이에 따라 제1층 회로(C1)에 대한 제2층 회로(C2)의 부착력이 향상되고 또한 전기전도도가 향상된다.

그리고 전기 전도 구리 페이스트(24)가 형성된 각 전극(24a)의 외주면(24e)상에 구리 도금층(25)의 소정의 두께의 환상면(25a)을 형성하기 위해서는, 전기전도 구리 페이스트(24)의 전극(24d)의 외주면 둘레에서 기판상에 레지스트가 코팅됨이 없이 구리도금층의 두께에 대응하는 여유(26)가 잔존하도록 기판상에 레지스트(23)을 코팅하는 것이 필요하다. 또한, 중공(24c)의 하부면에도 레지스트를 코팅해서는 안된다.

본 실시예에 따르면, 제1층 회로(C1)는 구리적층(22)을 에칭함으로써 형성된다. 그러나, 이 제1층 회로는 전기 전도 구리 페이스트(24)를 기판상에 코팅하여 가열 및 경화시킨 다음 화학구리도금을 행함으로써 형성될 수도 있다. 또한, 상기 제1층 회로(C1)에는 구리 이외의 금속 도금을 행할 수 있다.

내도금레지스트(23)는 아사히 화학연구소에 의해 개발된 레지스트 CR-2001이 바람직하다. 상기 레지스트는 상술된 방식으로 기판(21)상에 코팅하여 정화될 수 있도록 30분 동안 150℃로 가열됐다. 전기전도 구리 페이스트(24)는 아사히 화학연구소에 의해 개발된 페이스트 ACP-007P가 좋다. 상기 페이스트는 상기 설명된 것과 같은 방식으로 기판(21)상에 스크린 프린팅법에 의해 코팅되고, 이어서 30-60분 동안 150℃로 가열 및 경화된다

구리도금층(25)의 형성 이전의 예비처리단계에 있어서는, 전기전도 구리 페이스트(24)를 4∼5중량%의 가성소다(NaOH) 수용액으로 부분동안 세정한 후, 5∼10중량%의 염산(HCI) 수용액으로 수분동안 표면 처리를 행한다. 이러한 표면처리에 의해, 구리 입자들이 그 결합체들 가운데에서 전기전도 구리 페이스트의 표면상에 나타나며, 그에 따라 차후의 구리도금을 효율적으로 행하기 위한 많은 핵들이 제공된다. 그러므로, 무전해 구리 도금시 정상적으로 시행되는 촉매처리를 행할 필요가 없게 된다.

화학구리도금에 있어서는, 기판(21)을 화학구리도금조속에 침지하여 제8도에 도시된 바와같이 전기전도 구리 페이스트(24)의 표면에 화학 구리도금을 형성하고 그에 따라 구리 도금층(25)을 형성하게 된다. 이 경우, 화학 구리 도금조는 pH 농도가 11∼13이고 온도는 65℃-75℃이며, 형성될 구리도금의 두께는 5㎛ 이상이고, 또한 도금 속도는 시간당 1.5㎛∼3㎛이다

제6도 내지 제8도에서 도시된 바와같이, 구리도금층(25)이 형성된 기판(21)은 예를들면 아사히 화학 연구소에 의해 개발된 내도금 레지스트 CR2001인 오버코팅물질(도시생략)로 복개된 다음 가열 및 경화된다. 이와같은 방법으로, 기판(21)은 그 한측면 상에 2개의 중첩회로(C1, C2)가 형성된다.

본 실시예에 따르면, 구리도금이 전기전도 구리 페이스트(24)에 도포된다. 그러나, 그 도금이 구리도금으로만 제한되지는 않는다는 것은 말할 필요가 없다. 상기 도금은 은도금, 금도금 등으로 될수도 있다. 또한, 상기 언급된것과 같은 공정들을 반복함으로써 2개의 중첩 회로(C1, C2)를 복개한 오버코팅상에 부가회로를 형성 할 수도 있다.

제9도는 본 발명의 제 5실시예를 도시하는데, 여기서는 제2층 회로(C2)의 전극(24d)의 내주면(24f)이 제4실시예의 원형 내주면과는 대조적으로 일련의 원호로 구성된 교차 형상으로 되어 있다. 따라서, 구리도금층(25)의 접속면(25a)의 제 4실시예의 접속면보다 길게 형성되고, 그에 따라 구리 도금층(25)의 전기전도경로가 보다 더 큰 단면적을 가져서 제1층 회로(C1)에 대한 제2층 회로(C2)의 부착력을 향상시킨다.

제10도는 본 발명의 제6실시예를 도시하는데, 여기서는 제2층 회로(C2)의 전극(24d)의 내주면(24f)의 제4및 제5실시예의 내주면과는 대조적으로 일련의 웨이브형 원호로 형성된다. 따라서, 구리도금층(25)의 접속면(25a)은 제5실시예의 접속면 보다 길게 형성되며, 이에 따라 구리 도금층(25)의 전기 전도 경로는 보다 더 큰 단면적을 가져서 제1층 회로(C1)에 대한 제2층 회로(C2)의 부착력을 더욱 향상시킬 수 있다.

본 발명의 제7실시예는 제11도 내지 제13도를 참조하여 설명된다. 기판(31)에는 구리적층(32)이 그 한측면에 부착되고 이 구리적층은 이미 주지된 방식의 에칭 공정에 의해 형성된 제1층 회로(C1)를 제공한다.

기판(31)은 제1층회로(C1)상에 형성될 부가 회로에 전기 접속되어야 하는 부분(32a, 32b)을 제외하과 기판상에 프린팅에 의해 포함되는 내도금 레지스트(33)를 갖는다. 따라서, 레지스트(33)는 부가회로에 전기 접속될 필요가 없으며 또한 제1층회로(C1)가 형성되지 않은 부분(31a)의 기판 전체에 코팅된다.

이어서, 금속도금에 특히 적합한 전기전도 구리 페이스트(34)는 레지스트(33)가 코팅되지 않는 기판(31)의 모든 부분상에 스크린 프린팅법에 의해 코팅되어, 가열 및 경화된 다음 세정된다.

다음 장소에서, 금속도금의 예로서의 화학 구리 도금이 전기전도 구리 페이스트(34)에 도포되어 구리 도금층(35)을 형성하고 그에 따라 제13도에 도시된 바와 같이 구리 도금층(15) 및 전기 전도구리 페이스트(34)의 제2층 회로(C2)를 제공한다. 따라서, 적어도 2층의 회로(C1,C2)가 서로 전기 접속되게 기판(31)의 한측면상에 형성된다.

본 실시예에 따르면, 전기전도 구리 페이스트(34)는 제2층회로(C2)가 제1층 회로(C1)의 각 전극(32d)의내측면(32f)으로부터 그 외측면(32g)까지 각각 부분적으로 연장된 일련의 웨브형 원호의 외주면(34e)에 의해 형성되는 전극(34d)을 갖도록 기판(31)상에 코팅된다.

이러한 방식으로, 구리 도금층(35)의 소정두께의 한쪽면(35a)이 제2층 회로(C2)의 각 전극(34d)의 외주면(34e)에서 제1층 회로(C1)에 접속되어 제1층 및 제2층 회로(C1,C2)사이에 전기전도 경로를 형성하고, 상기 구리 도금층(35)의 다른쪽면(35a)은 제2층 회로(C2)의 외주면(34e)에서 제1층 회로(C1)의 각 전극(32d)의 외측면상의 기판(31)에 접속된다.

아울러 본 실시예에 따르면, 전기전도 구리 페이스트(34)는 제2층 회로(C2)가 중공(34c)이 제공된 전극(34d)을 갖도록 기판(31)상에서 링 형상으로 코팅된다. 그러므로, 구리도금층(35)은 소정두께의 면(35a)이 제2층 회로(C2)의 각 전극(34d)의 내주면(34f) 및 외주면(34e)의 일부분에서 제1층 회로(C1)에 접속되어, 제1층회로(C1) 및 제2층 회로(C2) 사이에 형성된 전기전도 경로의 단면적을 확대시킨다. 또한 제2층 회로(C2)의 내주면(34f)은 원형이다.

제11도에서는, 내도금 레지스트(33)가 투명하기 때문에 그 레지스트는 눈으로 볼수가 없게되어 있다. 전기전도 구리 페이스트(34)를 복개시킨 구리 도금층(35)은 제2층 회로(C2)를 제1층 회로(C1)에 전기접속하는 점선영역에 의해 부분적으로 도시되어 있다. 상기 점선영역들의 합은 전기전도 구리 페이스트(34)에 의해 제1층회로(C1)의 전극(32d)상에 형성되는 원형 내주면(34f)과, 제1층회로(C1)의 전극(32d)의 내측에 위치된 상당히 많은 웨이브형 외주면(34e)부분으로 구성되는데, 이는 전체적으로 전기전도 경로를 제공한다.

외주면 및 내주면(34e, 34f)내의 소정두께의 이중면(35a)은 제15도에 도시된 바와같은 종래 기술의 것보다 현저히 큰 단면적을 갖는 전기전도 경로를 제공하도록 설계된다. 아울러, 제1층회로(C1)의 외측면상에 위치된 제2층 회로(C2)의 전극(34d)의 부분의 목적은 제1층회로(C1)에 대한 제2층회로(C2)의 부착력을 효율적으로 향상시키기 위한 것이다. 중공(34c)의 하부상에는 레지스트(33)가 코팅되지 않기 때문에, 구리 도금층(35)이 전부 그위에 형성되고 또한 부가적인 구리 도금층(35)이 제1층 회로(C1)의 전극(32d)의 내부부분(32f)상에 형성되므로, 그 부착력은 물론 전기 전도성이 보다 향상되게 된다.

본 실시예에 따르면, 제1층회로(C1)는 구리적층(32)을 에칭함으로써 형성된다. 그러나, 상기 제1층회로는 전기전도 구리 페이스트(34)를 기판(31)상에 코팅하여 가열 및 경화시킨 다음 화학구리도금을 행함으로써 형성될수도 있다. 또한, 제1층회로는 구리 이외의 금속으로 형성될 수도 있다.

내도금 레지스트(33)는 아사히 화학연구소에 의해 개발된 레지스트 CR-2001이 바람직하다. 상기 레지스트는 상술된 방식으로 기판(31)상에 코팅되어 30분동안 150℃로 가열 및 경화된다.

전기전도 구리 페이스트(34)는 아사히 화학연구소에 의해 개발된 구리 페이스트 ACP-007P가 바람직하다. 이러한 구리 페이스트는 상기 설명한 바와같은 방식으로 스크린 프린팅에 의해 기판(31)상에 코팅되어, 30-60분 동안 150℃로 가열 및 경화된다

구리 도금층(35)의 형성 이전의 예비처리단계에 있어서는, 전기전도 구리 페이스트(34)를 4∼5중량%의 가성소다(NaOn) 수용액으로 수분동안 세정한 다음, 5∼10중량%의 염산(HCI)수용액으로 수분 동안 표면처리한다. 이와 같은 표면처리에 의해 많은 구리 입자들이 그 결합제 가운데에서 전기전도 구리 페이스트의 표면에 나타나서 다음 구리 도금을 효과적으로 행하도록 많은 핵들을 제공한다. 그러므로, 무전해 구리도금시 정상적으로 시행되는 촉매 처리를 행할 필요가 없다.

화학 구리 도금에 있어서는, 기판(31)을 화학 구리 도금조에 침지하여, 제13도에 도시된 바와같이 전기전도 구리 페이스트(34)의 표면에 화학구리도금(34)을 형성하고, 그에따라 구리 도금층(35)을 형성한다. 이때, 상기 화학 구리 도금조는 pH농도가 11-13이고 온도는 65℃-75℃이다. 형성될 구리 도금의 두께는 5㎛ 이상이고, 도금 속도는 시간당 1.5㎛-3㎛이다.

제11도 및 제13도에 도시된 바와같이, 구리도금층(35)이 형성된 기판(31)은, 예를들면, 아사히 화학 연구소에 의해 개발된 내도금 레지스트 CR 2001인 오버코팅물질 (도시생략)로 복개되고, 이어서 가열 및 경화된다. 이러한 방법으로, 기판(31)은 2개의 중첩회로(C1, C2)가 그 한측면상에 형성되어 완성된다.

본 실시예에 따르면, 구리 도금이 전기전도 구리 페이스트(34)에 도포된다. 그러나, 상기 도금이 구리 도금에만 국한되지 않음은 말할 필요조차 없다. 상기 도금은 또한 은도금, 금도금등으로 될수도 있다. 또, 상기 언급된 공정들을 반복함으로써 2개의 중첩회로(C1, C2)를 덮은 오버코팅 상에 부가회로를 형성할수도 있다.

제14도는 본 발명의 제8실시예를 도시하는데, 여기서는 제2층회로(C2)의 전극(34d)이 제7실시예의 원형호와는 대조적으로 일련의 웨이브형원호가 형성된 내주면(34f)을 갖는다. 그러므로, 구리도금층(35a)의 소정두께의 접속면(35a)이 제7실시예의 접속면보다 더 길어지는데, 이에따라 더큰 단면적의 전기전도경로를 제공하게됨과 동시에 제1층회로(C1)에 대한 제2층회로(C2)의 부착력을 훨씬더 향상시킬 수 있게된다.

이하, 본 발명에 사용되는 전기전도 구리 페이스트 및 내도금 레지스트에 대해 자세히 설명하고자 한다.

지금까지 언급한 바와같이, 전기전도 구리 페이스트는 아사히 화학연구소에 의해 개발되어 특히 금속도금에 적합한 페이스트 ACP-007P가 바람직하다. 일반적으로, 구리는 산화되기가 쉽다. 이 구리 입자들은 큰 표면적을 갖기 때문에 보다 쉽게 산화된다. 그러므로, 산화가 안되는 귀금속 입자들을 포함하는 페이스트 대신에, 산화된 구리막을 제거하고 또한 구리의 재산화를 방지할수 있는 페이스트 성분을 제공하는 것이 필요하다. 금속도금에 특히 적합하고 기판물질에 대한 접착성이 있는 전기전도 구리 페이스트를 제공하기 위해서는, 구리 입자, 결합체, 산화를 방지하기 위한 특수 첨가제(예를들면, 안트라센, 안트라센 카르복실산, 안트라딘, 안트라닐산), 분산제 및 응매제와 같은 성분을 선택하여 적절히 혼합하는 것이 필요하다.

구리 입자들은 제조 방법에 따라 그 형상 및 직경이 달라진다. 전해법에 의해, 구리가 입자 상태로 노출되어 고품질의 구리 입자들이 얻어질 수 있다. 환원법을 사용하면, 산화물이 환원가스에 의해 환원되어, 다공성의 미세한 금속 입자들이 얻어 질 수 있다.

지금까지 언급된 바와같이 본 발명에 따른 전기전도회로를 형성하기 위해서는, 전기전도 구리 페이스트가 다음의 특성을 가져야 한다

즉, (1) 스크린 프린팅과 양호한 패턴의 형성에 특히 적합할 것, (2) 기판에 대한 밀착성이 좋을 것, (3) 화학구리 도금의 경우에 고온 알칼리 옥조를 충분히 레지스트 할수 있을 것, (4) 구리도금에 대한 밀착성이 좋을 것, (5) 시간 경과시 점성도의 저하가 적고 프린팅에 대한 안정성이 좋을 것.

이와 같은 요구 조건을 만족시키기 위하여, 전기전도 구리 페이스트는 전해법에 의해 얻어지는 대량의 고품질구리입자들과 환원법에 의해 얻어지는 다공성의 미세한 금속입자들을 포함한다. 상기 구리 입자들은 또한 편상(flake) (접지입자)으로 가공될 수도 있다. 또한 페이스트내에서 구리 입자들의 함유율을 높이기위해서는 최대 밀도를 갖도록 형상과 직경이 다른 구리입자들을 포함하는 것이 필요하다.

결합제의 성분은 다량의 구리 입자들을 분산시키기 위한 매개물(Vechicle)로서 작용하고 또 기판에 대한 강력한 접착제로서 작용할 필요가 있는 동시에, 화학구리도금의 경우에 알칼리 욕조를 충분히 레지스트하는 것이 필요하다

그러므로, 결합제로서는 구리 입자들의 함유율 특성이 크며, 구리적층 및 유리 에폭시 기판에의 접착성이 극히 크고, 또한 금속용착성 및 도금 필름의 부착성이 극히 양호한 에폭시 수지가 접합하다.

아사히 화학 연구소에 의해 개발된 전기 전도 구리 페이스트상에 용차된 구리 도금의 특성에 대해 설명하면, 구리 도금은 페이스트 상태에서 적갈색이고, 25℃에서 300-500PS의 점도를 가지며, 또한 테이프시험에 의해 공인된 구리적층 및 수지기판에 대한 접착성을 갖는다.

또한 전기전도 페이스트에 대한 접착특성은 테이프시험에 의해 확인되었다. 납땜 특성에 있어서는, 그 확장율이 96% 이상이며, 인장강도(3×3㎟)는 3.0㎏ 이상이다

전기전도 구리 페이스트의 성분 및 그 전도성은 본 출원인의 일본국 특원소 55-6609호(특개소 : 56-103260호) (대응 미합증국 특허 제 4353816호) 및 특원소 60-216041호(대응 미합중국 출원 제 06/895, 716호)에서 상세히 언급되었는데, 그에 대한 설명은 여기서 생략한다.

본 발명에서 사용되는 아사히 화학 연구소에 의해 개발된 레지스트 CR-2001과 같은 내도금 레지스트는 제1층회로상에 형성된 제2층회로에 전기접속되지 않는 제1층회로상에 코팅된다. 그러므로, 레지스트는 절연특성을 갖는 동시에 내알칼리 특성을 가져야 한다. 실제로, 상기 레지스트는 구리화학도금조와 같이 70℃의 온도 및 PHl2의 농도를 갖는 알칼리 욕조속에서 4시간 이상 산성을 유지하도록 개발된 것이다.

전기전도 구리 페이스트 ACP-007P와 마찬가지로, 상기 레지스트는 그 주성분으로서 에폭시수지를 포함하는데, 이는 180메시폴리에스테르 스크린을 통해 프린트된 다음, 150℃의 온도를 30분 동안 가열하여 경화시킨다. 내약품성 및 내전압성을 위해서는 프린팅 막이 15-30㎛ 정도가 바람직하다. 그 주된 특징은 다음과 같다. 즉 레지스트는 그 레지스트가 코팅된 기판과 구리적층에 쉽사리 밀착되며, 또한 장시간 동안PHl2의 알칼리 욕조속에 침지되더라도 그 밀착성이 저하되지 않는다. 또, 상기 레지스트는 사용될 경화제가 독성이 약한 알칼리이기 때문에 실제 사용시 매우 안정된 것이다. 상기 레지스트는 또한 스크린 프린팅법에 의해 코팅되며, 그 주요성분 100g과 경화제 10g이 혼합되어 150-200℃의 온도로 설정시간 15-30분동안 경화된다.

내도금 레지스트는 잉크 상태의 녹색인데, 이는 구리적층상에서의 100/100 밀착성 (크로스커트), 연필로 측정할 경우 8H 이상의 표면경도, 15초 이상의 내용제 특성(트리클로로 에틸렌속에서), 5사이클이상의 내납땜 가열(260℃)특성, 5×10¹³Ω 이상의 표면 절연저항, 1×10¹⁴Ω-㎝의 체적저항값, 3.5㎸ 이상의 내전압(15㎛)특성, 그리고 0.03 이하의 유전정접(1㎒)을 갖는다.

상술한 본 발명에 따라, 본 발명은 여러 가지로 변경이 가능하다.

이와같은 변경은 본 발명의 사상 및 범위에서 벗어남이 없이 실시될 수 있다. 이러한 변경은 다음의 특허 청구의 범위이내에 포함된다는 것을 이분야에 숙련된 기술을 가진자라면 명백히 알수 있을 것이다.

Claims

복수의 전극(12d)을 갖고 특히 금속도금에 적합한 제1층 회로(C1)가 한측면상에 형성되는 기판(11)과, 상기 제1층회로(C1)의 전극들상에 코팅되어 가열 및 경화되며 특히 금속도금에 적합한 전기전도 구리 페이스트(14)를 구비하고, 상기 제1층 회로(C1) 및 전기전도 구리 페이스트(14)상에 소정의 두께로 코팅되는 금속도금(15)이 상기 제1층 회로(C1)상에 이 회로(C1)와 서로 전기 접속될 제2층 회로(C2)를 형성함으로써, 상기 기판(11)의 한측면상에 적어도 2층 회로(C1,C2)를 구성하도록 기판상에 전기전도 회로를 형성하는 방법에 있어서, 상기 제1층 회로(C1)의 상기 각 전극(12d) 내부에 위치된 외주면(14e) 및 내주면(14f)에 의해 형성되고 중공 (14c)을 구비한 링 형상으로 상기 제2층 회로의 전극(14d)을 상기 제1층 회로(C1)상에 형성하는데, 소정두께의 상기 금속도금 (15)이 상기 제1층 회로(C1) 및 제2층 회로(C2)를 내부의 단면적이 증가된 전기전도 경로를 가지고 서로 전기 접속할 수 있도록 상기 전기전도 구리 페이스트(14)를 상기 제1층 회로의 상기 각 전극(12d)상에 코팅하는 단계를 포함하는 것을 특징으로 하는 기판상의 전기 전도 회로 형성 방법.
제 1항에 있어서, 상기 금속도금(15)이 화학 구리 도금인 것을 특징으로 하는 전기 전도 회로 형성 방법.
제 1항에 있어서, 상기 제2층 회로(C2)의 외주면(14e) 및 내주면 (14f)이 원형인 것을 특징으로 하는 전기전도 회로 형성 방법.
제 1항에 있어서, 상기 제2층 회로(C2)의 내주면(14f)이 십자형인 것을 특징으로 하는 전기전도 회로 형성 방법.
제 1항에 있어서, 상기 제2층 회로(C2)의 외주면(14e) 및 내주면(14f)이 일련의 웨이브형 원호로 형성된 것을 특징으로 하는 전기전도 회로 형성 방법.
복수의 전극(22d)을 갖고 특히 금속도금에 적합한 제1층 회로(C1)가 한 측면상에 형성되는 기판(21)과, 상기 제1층 회로(C1)의 전극(22d)들상에 코팅되어 가열 및 경화되며 특히 금속도금에 적합한 전기전도 구리 페이스트(24)를 구비하고, 상기 제1층 회로(C1) 및 전기전도 구리 페이스트(24)상에 소정의 두께로 코팅되는 금속도금(25)이 상기 제1층 회로(C1)상에 이 회로(C1)와 서로 전극 접속될 제2층 회로(C2)를 형성함으로써, 상기 기판의 한측면상에 적어도 2층 회로(C1, C2)를 구성하도록 기판상에 전기전도회로를 형성하는 방법에 있어서, 상기 제1층 회로(C1)의 각 전극(22d)의 외측에 위치된 외주면(24e)과 내주면(24f)에 의해 형성되고, 중공(24c)을 구비한 링 형상으로 상기 제2층 회로(C2)의 전극(24d)을 상기 제1층 회로(C1)상에 형성하는데, 상기 제2층 회로의 각 전극(24d)이 확대된 면적과 이에 따른 긴 외주면을 가질 수 있게 함과 동시에, 상기 소정두께의 금속도금(25)이 상기 제2층 회로(C2)의 각 전극을 형성하는 상기 중공(24c)의 내주면 및 상기 외주면의 일부분에서 상기 제1층 회로(C1) 및 제2층 회로(C2)간의 전기전도 경로를 제공할 수 있도록, 상기 전기전도 구리 페이스트(24)를 상기 제1층 회로(C1)의 각 전극(22d)상에 코팅하는 단계를 포함하는 것을 특징으로 하는 기판상의 전기전도 회로 형성 방법.
제 6항에 있어서, 상기 금속도금(25)이 화학 구리 도금인 것을 특징으로 하는 전기 전도 회로 형성 방법.
제 6항에 있어서, 상기 제2층 회로(C2)의 각 전극(24d)의 상기 외주면(24e) 및 내주면(24f)이 원형인 것을 특징으로 하는 전기전도 회로 형성 방법.
제 6항에 있어서, 상기 제2층 회로(C2)의 각 전극의 내주면(24f)이 일련의 원호로 형성된 십자형인 것을 특징으로 하는 전기전도 회로 형성 방법.
제 6항에 있어서, 상기 제2층 회로(C2)의 각 전극의 내주면(24f)이 일련의 웨이브형 원호로 형성된 것을 특징으로 하는 전기전도 회로 형성 방법.
복수의 전극(32d)을 갖고 특히 금속도금에 적합한 제1층 회로(C1)가 한측면상에 형성되는 기판(31)과, 상기 제1층 회로(C1)의 전극(32d)들상에 코팅되어 가열 및 경화되며 특히 금속 도금에 적합한 전기전도 구리 페이스트(34)를 구비하고, 상기 제1층 회로(C1) 및 전기 전도 구리 페이스트(34)상에 소정의 두께로 코팅되는 금속도금(35)이 상기 제1층회로(C1)상에 이 회로(C1)와 서로 전기 접속될 제2층 회로(C2)를 형성함으로써, 상기 기판(31)의 한측면상에 적어도 2층 회로(C1, C2)를 구성하도록, 기판상에 전기전도 회로를 형성하는 방법에 있어서, 상기 제1층 회로의 전극의 내특면(32f)에서 그 외측면(32g)까지 각각 부분적으로 연장되는 일련의 원호를 따라 형성된 외주면(34e)과 내주면(34f)을 갖는 제2층 회로(C2)의 전극 (34d)을 형성하는데, 소정 두께의 금속도금(25)이 상기 제1층 회로(C1) 및 제2층 회로(C2) 사이에 전기전도 경로를 제공하도록 상기 제2층 회로의 전극이 외주면(34e)에서 상기 제1층 회로(C1)에 부분적으로 접속되게 함과 동시에, 상기 제2층 회로(C2)를 상기 기판(31)에 부착하도록 상기 제1층 회로의 외주면(32e)의 외측에서 상기 기판에 부분적으로 접속될 수 있게끔 상기 전기전도 구리 페이스트(34)를 상기 제1층 회로(C1)의 상기 각 전극(36d)들상에 코팅하는 단계를 포함하는 것을 특징으로 하는 기판상의 전기전도 회로 형성 방법.
제11항에 있어서, 상기 외주면 및 내주면은 소정두께의 상기 금속도금(35)이 상기 내주면(34f) 및 상기 외주면(34e)의 일부분에서 상기 제1층 회로(C1)에 접속되도록 상기 제2층 회로(C2)의 전극의 중공(34c)을 형성하여, 상기 전기전도 경로의 단면적을 증가시키는 것을 특징으로 하는 전기전도 회로 형성 방법.
제12항에 있어서, 상기 내주면(34f)이 원형인 것을 특징으로 하는 전기 전도 회로 형성 방법.
제12항에 있어서, 상기 내주면(34f)이 일련의 웨이브형 원호에 의해 형성된 것을 특징으로 하는 전기전도 회로 형성 방법.
제11항에 있어서, 상기 금속도금(35)이 화학 구리 도금인 것을 특징으로 하는 전기전도 회로 형성 방법.