KR900019135A - 그루브를 가지는 전력트랜지스터 및 그 제조방법 - Google Patents
그루브를 가지는 전력트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR900019135A KR900019135A KR1019890006526A KR890006526A KR900019135A KR 900019135 A KR900019135 A KR 900019135A KR 1019890006526 A KR1019890006526 A KR 1019890006526A KR 890006526 A KR890006526 A KR 890006526A KR 900019135 A KR900019135 A KR 900019135A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- groove
- well region
- layer
- oxide film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 claims 3
- 238000000034 method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/16—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising cuprous oxide or cuprous iodide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 게이트 벽면층의 확산을 사용한 종래의 전력 MOSFET의 단면 구조도, 제5(a)도 내지 제5(d)도는 제3도 또는 제4도의 제조 공정도.
Claims (3)
- 고농도의 제1도전형의 반도체 웨이퍼 상에 형성된 제1도전형의 에피층과, 상기 에피층의 표면에 형성된 적어도 하나의 제2도전형의 웰영역과, 상기 웰영역내에 형성된 2개의 제1도전형의 소오스영역과, 상기 소오스영역과 상기 에피층 사이에 있는 상기 웰영역의 표면에 게이트 산화막과, 상기 게이트산화막상에 형성된 게이트전극을 가지는 전력 MOSFET에 있어서, 상기 웰영역의 중앙부에 형성된 그루브와, 상기 그루브의 양측벽에 형성된 상기 소오스영역과, 적어도 상기 그루브의 하부에 있는 상기 웰 영역에 형성된 제2도전형의 저저항영역과, 상기 그루브의 측벽과 인접한 상기 게이트전극의 측벽에 형성된 측벽산화막과, 상기 게이트 전극 상부에 형성된 절연층과, 상기 소오스영역과 연결된 상기 절연층상에 형성된 소오스 전극으로 구성함을 특징으로 하는 전력 MOSFET.
- 고농도의 제2도전형의 반도체 웨이퍼상에 형성된 제1도전형의 에피층과, 상기 에피층의 표면에 형성된 적어도 하나의 제2도전형의 웰영역과, 상기 웰영역내에 형성된 2개의 제1도전형의 소오스영역과, 상기 소오스영역과 상기 에피층 사이에 있는 상기 웰영역의 표면에 게이트 산화막과, 상기 게이트산화막상에 형성된 게이트전극을 가지는 IGBT에 있어서, 상기 웰영역의 중앙부에 형성된 그루브와, 상기 그루브의 양측벽에 형성된 상기 소오스영역과 적어도 상기 그루브의 하부에 있는 상기 웰 영역에 형성된 제2도전형의 저저항영역과, 상기 그루브의 측벽과 인접한 상기 게이트전극의 측벽에 형성된 측벽산화막과, 상기 게이트 전극 상부에 형성된 절연층과, 상기 소오스영역과 연결된 상기 절연층상에 형성된 소오스 전극으로 구성함을 특징으로 하는 IGBT.
- 고농도의 반도체 웨이퍼 상에 웨이퍼의 농도보다 낮은 제1도전형의 에피층을 형성하고 상기 에피층에 형성된 제2도전형의 웰영역에 소오스영역과 채널영역을 가지는 전력 트랜지스터 제조방법에 있어서, 상기 에피층 형성후 상기 에피층 표면에 게이트산화막과 도우프된 다결정 실리콘과 절연층을 순차로 형성하는 공정과, 적어도 상기 절연층과 상기 다결정 실리콘층 및 절연층과 상기 다결정 실리콘층 게이트 산화막의 일부분에 개구를 형성하고 제2도전형의 웰영역을 형성하는 공정과, 상기 개구를 통하여 아기 웰영역내에 고농도의 제1도전형의 영역을 형성하고 열산화공정을 통해 상기 개구로 노출된 상기 다결정 실리콘층의 측벽에 측벽산화막을 형성하는 공정과, 상기 개구를 통하여 상기 웰영역이 노출되도록 상기 제1도전형의 영역에 그루브를 형성함으로써 이 그루브 양측벽에 소오스 영역을 노출하는 공정과, 상기 그루브의 하부의 웰영역에 고농도의 제2도전형의 저저항영역을 형성하는 공정과, 상기 그루부의 측벽에 노출된 상기 소오스영역과 연결하기 위한 소오스 전극층을 형성하는 공정으로 구성함을 특징으로 하는 전력 트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890006526A KR930001894B1 (ko) | 1989-05-16 | 1989-05-16 | 그루브를 가지는 전력트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019890006526A KR930001894B1 (ko) | 1989-05-16 | 1989-05-16 | 그루브를 가지는 전력트랜지스터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900019135A true KR900019135A (ko) | 1990-12-24 |
KR930001894B1 KR930001894B1 (ko) | 1993-03-19 |
Family
ID=19286221
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890006526A KR930001894B1 (ko) | 1989-05-16 | 1989-05-16 | 그루브를 가지는 전력트랜지스터 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930001894B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399690B1 (ko) * | 1995-08-31 | 2004-06-04 | 텍사스 인스트루먼츠 인코포레이티드 | 고전류전계효과트랜지스터및그형성방법 |
-
1989
- 1989-05-16 KR KR1019890006526A patent/KR930001894B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399690B1 (ko) * | 1995-08-31 | 2004-06-04 | 텍사스 인스트루먼츠 인코포레이티드 | 고전류전계효과트랜지스터및그형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR930001894B1 (ko) | 1993-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
KR870005464A (ko) | 반도체장치 | |
KR930017188A (ko) | 전계효과 트랜지스터 및 그 제조방법 | |
KR930006972A (ko) | 전계 효과 트랜지스터의 제조 방법 | |
KR930024156A (ko) | 반도체 장치 및 그 제조 방법 | |
KR840005926A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
KR890003038A (ko) | 페데스탈 구조를 가지는 반도체 제조 공정 | |
KR890016651A (ko) | 반도체 집적회로 장치의 제조방법 | |
KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
KR860006842A (ko) | 이질접합 바이폴라 트랜지스터 및 그의 제조방법 | |
KR900007051A (ko) | 반도체장치의 제조방법 | |
KR950034621A (ko) | 반도체 장치의 제조방법 | |
KR900019235A (ko) | 고밀도 다이나믹 ram 셀 및 이의 제조 방법 | |
KR870003571A (ko) | 반도체 기억장치 및 그 제조방법 | |
KR970060477A (ko) | 반도체 장치 | |
KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
KR950021800A (ko) | 3단자 전력 절연 게이트 트랜지스터 및 그 제조 방법 | |
KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
KR860009489A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
JPS6097661A (ja) | 半導体集積回路装置 | |
KR880014644A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
JPS6439069A (en) | Field-effect transistor | |
KR900019135A (ko) | 그루브를 가지는 전력트랜지스터 및 그 제조방법 | |
KR860008625A (ko) | 절연게이트 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040316 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |